(Đồ án tốt nghiệp) thiết kế và đánh giá chức năng bộ mã hóa kiểm soát lỗi cho bộ nhớ

BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT THÀNH PHỐ HỒ CHÍ MINH CƠNG TRÌNH NGHIÊN CỨU KHOA HỌC CỦA SINH VIÊN THIẾT KẾ VÀ ĐÁNH GIÁ CHỨC NĂNG BỘ MÃ HĨA KIỂM SỐT LỖI CHO BỘ NHỚ MÃ SỐ: SV2022-28 CHỦ NHIỆM ĐỀ TÀI: NGUYỄN QUỐC THẮNG SKC008051 Tp Hồ Chí Minh, tháng 11/2022 BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐH SƯ PHẠM KỸ THUẬT TPHCM BÁO CÁO TỔNG KẾT ĐỀ TÀI NGHIÊN CỨU KHOA HỌC CỦA SINH VIÊN THIẾT KẾ VÀ ĐÁNH GIÁ CHỨC NĂNG BỘ MÃ HOÁ KIỂM SOÁT LỖI CHO BỘ NHỚ SV2022-28 Thuộc nhóm ngành khoa học: Khoa học Kỹ thuật Chủ nhiệm đề tài: Nguyễn Quốc Thắng Nam, Nữ: Nam Dân tộc: Kinh Lớp, khoa: 181190C, Khoa Điện- Điện tử Năm thứ: Ngành học: Công nghệ Kỹ thuật Máy tính Người hướng dẫn: TS Đỗ Duy Tân TP Hồ Chí Minh, 11/2022 4/4 MỤC LỤC MỤC LỤC DANH MỤC BẢNG BIỂU DANH MỤC HÌNH DANH MỤC CÁC TỪ VIẾT TẮT CHƯƠNG 1: TỔNG QUAN 1.1 ĐẶT VẤN ĐỀ .1 1.2 MỤC TIÊU ĐỀ TÀI 1.3 GIỚI HẠN ĐỀ TÀI .2 1.4 BỐ CỤC ĐỀ TÀI CHƯƠNG 2: CƠ SỞ LÝ THUYẾT 2.1 MÃ HOÁ DỮ LIỆU 2.2 BỘ NHỚ DRAM 2.2.1 Tổng quan nhớ DRAM .4 2.2.2 Lỗi xảy nhớ DRAM 2.3 ECC TRONG BỘ NHỚ 2.3.1 Lỗi nhớ 2.3.2 Tổng quan ECC 2.3.3 Các mã sử dụng ECC 2.3.4 Kỹ thuật phát khắc phục lỗi dùng mã Hamming 10 2.3.5 Khảo sát độ rộng bus loại nhớ .12 2.4 MÃ HAMMING 13 2.4.1 Định nghĩa mã Hamming 13 2.4.2 Mã hóa mã Hamming 19 2.4.3 Giải mã mã Hamming 20 2.5 NGÔN NGỮ MÔ TẢ PHẦN CỨNG VHDL .23 2.6 PHẦN MỀM ISE DESIGN SUITE 14.7 .23 CHƯƠNG 3: THIẾT KẾ HỆ THỐNG 25 3.1 SƠ ĐỒ KHỐI TỔNG QUÁT 25 3.2 SƠ ĐỒ KHỐI CHI TIẾT HỆ THỐNG 26 CHƯƠNG 4: THIẾT KẾ HỆ THỐNG 29 4.1 THIẾT KẾ HỆ THỐNG KHỐI ENCODER 29 4.1.1 Mạch tạo bit kiểm tra 29 4.1.2 Mạch liệu ngõ 31 4.2 THIẾT KẾ HỆ THỐNG KHỐI DECODER 31 4.2.1 Mạch tạo vector syndrome 32 4.2.2 Mạch phát lỗi .33 4.2.3 Mạch sửa lỗi 34 CHƯƠNG 5: KẾT QUẢ VÀ ĐÁNH GIÁ 36 5.1 TÓM TẮT NỘI DUNG 36 5.2 MƠ HÌNH MƠ PHỎNG 36 5.3 KẾT QUẢ MÔ PHỎNG 37 5.3.1 Mô hoạt động khối encoder 37 5.3.2 Mô hoạt động khối decoder 39 5.3.3 So sánh kết mô với lý thuyết .43 5.4 TÀI NGUYÊN SỬ DỤNG 45 5.4.1 Tài nguyên sử dụng encoder 45 5.4.2 Tài nguyên decoder 45 CHƯƠNG 6: KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN 46 6.1 KẾT LUẬN 46 6.2 HƯỚNG PHÁT TRIỂN 46 TÀI LIỆU THAM KHẢO 47 DANH MỤC BẢNG BIỂU Bảng 2.1 Mơ hình hóa khối hệ thống Bảng 2.2: So sánh mã ECC 10 Bảng 2.3: Các trường hợp lỗi 13 Bảng 2.4: Độ rộng bus số loại nhớ 14 Bảng 2.5: Số lượng bit kiểm tra cho trường hợp phát lỗi 15 Bảng 2.6: Số lượng bit kiểm tra cho trường hợp phát lỗi 15 Bảng 2.7 Vị trí lỗi ứng với Syndrome Word 17 Bảng 2.8 Dữ liệu minh họa sửa lỗi sử dụng mã Hamming 18 Bảng 2.9 Từ mã Hamming (7,4) 21 Bảng 2.10 Từ mã Hamming (7,4) sau bỏ bit kiểm tra 21 Bảng 2.11 Các từ mã tướng ứng với liệu đầu vào bit 23 Bảng 2.12 Mở rộng từ mã đầu vào bit (trường hợp 0000) .24 Bảng 3.1: Mơ tả chân tín hiệu module ECC 28 Bảng 3.3: Mơ tả chân tín hiệu khối decoder 30 Bảng 5.1: Bảng tóm tắt testcase encoder 40 Bảng 5.2: Bảng tóm tắt testcase decoder 42 Bảng 5.3: Bảng so sánh kết lý thuyết thực tế 46 Bảng 5.4: Bảng đánh giá kết mô 46 Bảng 5.5: Tài nguyên encoder .47 Bảng 5.6: Tài nguyên encoder .47 DANH MỤC HÌNH Hình 2.1 Cấu trúc nhớ máy tính Hình 2.2 Khối chức ECC Hình 2.3: Tổng quát trình thực thi liệu 11 Hình 2.4: Mơ hình mã sửa lỗi Hamming (7,4) 12 Hình 2.5 Minh họa tạo mã kiểm tra với mã Hamming 18 Hình 2.6 Minh họa tạo mã kiểm tra với mã Hamming 18 Hình 2.7 Minh họa tạo mã kiểm tra với mã Hamming 19 Hình 2.8 Minh họa tạo mã kiểm tra với mã Hamming 19 Hình 2.9 Minh họa tạo mã kiểm tra với mã Hamming 20 Hình 2.10 Minh họa tạo mã kiểm tra với mã Hamming 20 Hình 3.1: Sơ đồ khối tổng quát hệ thống .27 Hình 3.2: Sơ đồ khối chi tiết khối ECC 29 Hình 4.1: Khối encoder 31 Hình 4.2: Bảng liệu bit kiểm tra [13] 32 Hình 4.3: Mạch tạo bit kiểm tra 33 Hình 4.4: Mạch liệu ngõ khối encoder .33 Hình 4.5: Khối decoder 34 Hình 4.6: Mạch tạo vector syndrome 35 Hình 4.7: Mạch phát lỗi .36 Hình 4.8: Mạch sửa lỗi 37 Hình 5.1: Khối testbench 38 Hình 5.2: Khối mô module ECC 39 Hình 5.3: Dạng sóng tín hiệu testcase encoder 40 Hình 5.4: Dạng sóng tín hiệu testcase encoder 41 Bảng 5.2: Bảng tóm tắt testcase decoder 42 Hình 5.5: Dạng sóng tín hiệu testcase 3A decoder 43 Hình 5.6: Dạng sóng tín hiệu testcase 3B decoder .44 Hình 5.7: Dạng sóng tín hiệu testcase 4A decoder 44 Hình 5.8: Dạng sóng tín hiệu testcase 4B decoder .45 DANH MỤC CÁC TỪ VIẾT TẮT BCH Bose–Chaudhuri–Hocquenghem CPU Central Processing Unit DRAM Dynamic Random Access Memory ECC Error-Correcting Code FPGA Field Programmable Gate Array IEEE Institute of Electrical and Electronics Engineers ISE Integrate Software Environment LDPC Low - density parity check RAM Random Access Memory RTL Register Transfer Level VHDL Very High Speed Integrated Circuit Hardware Description Language BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐH SƯ PHẠM KỸ THUẬT TPHCM THÔNG TIN KẾT QUẢ NGHIÊN CỨU CỦA ĐỀ TÀI Thông tin chung: - Tên đề tài: THIẾT KẾ VÀ ĐÁNH GIÁ CHỨC NĂNG BỘ MÃ HOÁ KIỂM - Chủ nhiệm đề tài: Nguyễn Quốc Thắng Mã số SV: 18119192 - Lớp: 181190C Khoa: Điện- Điện tử Năm thứ: 4Số năm đào tạo: - Người hướng dẫn: TS Đỗ Duy Tân - Thành viên thực đề tài: STT Họ tên MSSV Lớp Khoa Nguyễn Quốc Thắng 18119192 181190C Điện- Điện tử Trần Đỗ Hồn Nhiên 18119181 181190C Điện- Điện tử Lê Hoàng Triệu 18161292 18161VT1 Điện- Điện tử Danh Thanh Tuấn 18161309 18161VT2 Điện- Điện tử Trần Thị Ngọc Hồng 18161227 18161VT2 Điện- Điện tử Mục tiêu đề tài: Đề tài thực hướng tới mục tiêu sau: nghiên cứu sở lý thuyết mơ hình mã hóa kiểm sốt lỗi ứng dụng cho nhớ Thiết kế chi tiết hệ thống, thi công dùng ngôn ngữ mô tả phần cứng Verilog đánh giá chức mã hóa kiểm sốt lỗi nhằm làm giảm tỉ lệ lỗi liệu truy xuất nhớ thông qua mô thực thi tảng kit FPGA Tính sáng tạo: Các báo đánh giá mã Hamming nhớ với số bit nhỏ (4 bit) chưa có chi tiết cách trình bày Vì vậy, đề tài sử dụng độ dài bus liệu module ECC 64 bit với xác suất lỗi tiệm cận thực tế Bên cạnh đó, module cịn cung cấp khả phát bit xảy liệu nhằm tăng độ tin cậy so với nghiên cứu trước dừng lại phát lỗi bit Kết nghiên cứu: Đề tài đạt kết như: Xây dựng mã hóa kiểm sốt lỗi nhớ ngôn ngữ phần cứng VHDL đánh giá thành công hoạt hệ thống hệ thống qua mơ Đóng góp mặt giáo dục đào tạo, kinh tế - xã hội, an ninh, quốc phòng khả áp dụng đề tài: Trong đề tài này, thực việc thiết kế đánh giá chi tiết module ECC có độ rộng bus liệu 64 bit nhằm tăng độ tin cậy cho truy suất nhớ Module ECC phát sửa lỗi bit đơn, phát lỗi bit Bên cạnh đó, hầu hết thiết kế vi mạch trình bày chi tiết công khai, thiết kế module ECC báo xem tài liệu tham khảo cho việc học tập môn liên quan tới thiết kế vi mạch lý thuyết mã hóa truyền liệu Công bố khoa học SV từ kết nghiên cứu đề tài (ghi rõ tên tạp chí có) nhận xét, đánh giá sở áp dụng kết nghiên cứu (nếu có): Trần Đỗ Hồn Nhiên, Võ Tấn Thanh, Nguyễn Thành Khoa, Nguyễn Quốc Thắng, Nguyễn Văn Thành Lộc, Huỳnh Hồng Hà, Nguyễn Ngơ Lâm, Đỗ Duy Tân*, Application of Hamming Code for Error Control in Memory, Tạp chí Khoa học Giáo dục Kỹ thuật, Đại học Sư phạm Kỹ thuật thành phố Hồ Chí Minh, 8/2022 Ngày 10 tháng 11 năm 2022 SV chịu trách nhiệm thực đề tài (kí, họ tên)