Nghiên cứu giải pháp tiết kiệm năng lượng trong thiết kế chuyển mạch sử dụng ở trung tâm dữ liệu

1 MỞĐẦU Nănglƣợngtiêuthụcủathiết bịmạngtrongtrungtâm dữliệu Theocácnghiêncứugầnđây,cáctrungtâmdữliệuđiềutradânsốtoànc ầ u Dynatmics 2012 cho thấy, lượng tiêu thụ trung tâm liệu năm 2011và 2012 toàn cầu tăng 63% Năngl ợ n g t i ê u t h ụ c ủ a m n g I n t e r n e t t o n c ầ u s ẽ tăngrấtnhanht r o n g thời gian tới 2010 - 2020 Trong thiết bị mạng c h i ế m t % đến 30% lượng tiêu thụ Chi phí lượng cho trung tâm liệu chiếm 44% tổng chiphíhoạtđộng.Đồngthời,vớimứctiêuthụnănglượngrấtlớn,cáctrungtâmdữliệuđangthải khoảng từ 2% đến 4% lượng khí thải cacbon, với đà phát triển cơng nghiệp nay,consốđó tănggấpđơivàokhoảngnăm2020 Một ngun nhân tình trạng mạng Internet nói chung cũngnhưcáctrung tâ mdữ liệu nói riêngđ ợ c thiếtkế đểcóthể chịu tả itạ i giờca ođiể m b a n ngàyvàbanđêmkhilưu lượngt ả i đ t g i t r ị c ự c đ i T u y n h i ê n t i c c k h o ả n g t h i g i a n lại (từ 0am – 6am), lúc lưu lượngtrênmạngthường thấp hơnn h i ề u s o v i l u lượng tối đa Mặt khác thiết bị mạng thiết kế để có khả xử lý tối đalượng tải thời điểm Điều dẫn đến hiệu mặt lượng củacác thiết bịmạnghiệnnaykháthấp Ngoài ra, lượng tiêu thụ thiết bị mạng tĩnh, nghĩa nănglượng tiêu thụ thiết bị trạng thái tải thấp, trạng thái nghỉ cao gần nănglượng tiêu thụ trường hợp tải cao Hầu hết thiết bị mạng không sử dụngnănglượngmộtcáchhiệuquả Hiện nay, có số phương pháp nghiên cứu lượng tiêu thụhợp lý cho chuyểnmạch trung tâm liệu Về bản, phần lớn phương pháp phân loại nhưsau:(1)Tái thiết kế (Re-engineering),(2)Tương thích động (Dynamic adaptation), (3)Chếđộnghỉthơngminh(Smartsleeping/standby) Nhữngvấnđềcịntồntại Trongsốcáccơngtrìnhnghiêncứuđượccơngbốnóitrên,tanhậnrarằng:  Khó tìm thấy cơng trình mang lại cho ta thấy chi tiết lượng tiêuthụcủacácthànhphầnbêntrongNetFPGA.Đểthiếtkếlạicácbộchuyểnmạchcókhả tiết kiệm lượng hiệu suất lượng thành phần bên trongcácbộchuyểnmạchNetFPGAhiệnnaycầnđược nghiêncứuchitiếthơn  Các phương pháp để cải thiện hiệu lượng đề xuất cơng trìnhcơng bố cịn mức tối ưu hầu hết kết nghiên cứu thíchứngtầnsốđượcápdụngchomộtsốkhốichứcnăngnhưngkhơngphảichotồnbộh ệthống  Chưa có số đánh giá rõ ràng mức lượng tiêu thụ lượng tiết kiệm tạimột mứclưulượngđược sử dụngnhấtđịnh Qua khảo sát cơng trình nghiên cứu tiết kiệm lượng trung tâmdữ liệu Ta thấy cơng trình nghiên cứu tiết kiệm lượng cho thiết bị mạng hiệnnay chưa quan tâm mức khơng có nhiều cơng trình cơng bố tạpchí,hộithảokhoahọctrongnướcvàquốctế.Mặcdùnănglượngtiêuthụcủacácthiếtbị mạng chiếm khơng nhỏ khoảng từ20% đến 30%năng lượng tiêu thụ trung tâm dữliệu Vì vậy, việc“Nghiên cứu giải pháp tiết kiệm lượng thiết kế chuyển mạchsửdụngởtrungtâmdữliệu”đãtrởthànhđềtàimangtínhthờisự Mụctiêu,đốitƣợngvàphạmvinghiêncứu  Mụctiêunghiêncứu:  Đề xuất giải pháp tiết kiệm lượng thiết kế chuyển mạch có chứcnăng tiết kiệm lượng theo điều khiển NOX POX Đề xuất giải phápthiếtkếmộtchuyểnmạchtựđộngtiết kiệmnănglượngtheo lưulượngđầuvào  Đề xuất thuật toán giới hạn nhỏ nhất, lớn trung bình lượngtiêu thụ thiết bị mạng lưu lượng tải khác Đề xuất số cơng suấttrungbìnhAPI(AveragePowerIndex)đểđánhgiátỉlệnănglượng tiếtkiệm  Đề xuất giải phápWOL (Wake on Lan) chochuyểnm c h O p e n F l o w g i ú p c h o v i ệ c dễ dàng quản lý tăng khả điều khiển linh hoạt cho chuyển mạch OpenFlowtrongtrườnghợphệthốngtrungtâmdữ liệucóquymơlớnhoặckhi cốxảyra  Đốitƣợngvàphƣơngphápnghiêncứu:  Tập trung vào kiến trúc chuyển mạch OpenFlow tảng Kit NetFPGA-1G, vàbảntinđiềukhiểnOpenFlow đượcpháttriểnđầutiênbởiĐạihọcStandford  Tập trung nghiên cứu thuật tốn thuật mơ hình hóa lượng cho chuyển mạchOpenFLow  Phươngpháp nghiêncứulýthuyếtkếthợpthựcnghiệm  Phạmvinghiêncứu:  Nghiên cứu giải pháp tiết kiệm lượng chức WOL cho chuyển mạchOpenFlow tảng NetFPGA, triển khai hệ thống thực nghiệm bao gồm bộđiềukhiểnNOX/POX, bộphátvàthulưulượngvàsửdụngboardPCIEXT64UBđểđođạc,đánhgiánăngtiếtkiệmđượcchochuyểnmạch  Mơ hình hóa lượng tiêu thụ chuyển mạch đưa thuật toán tối ưu choNetFPGA-1G (4 cổng) thực nghiệm, đồng thời đánh giá thuật tốn Matlabtrêncácmơ hình nănglượng chuyểnmạch NetFPGAmở rộngc ó s ố c ổ n g l n hơn16  Nộidung c luậ n ánc h ỉ tậ p trungnghiê n cứucác giả i phá pt iế tk iệ m nă ng l ợ n g tiêuthụchochuyểnmạchOpenFlow.Cáckếtquảđạtđượccủaluậnánđượccácđồng nghiệp sử dụngđánh giámức lượng tiêu thụ toànm n g t r o n g k i ế n trúcthử nghiệmECODANE Cấutrúcnộidungcủaluậnán Nội dung luận án bao gồm chương Giới thiệu lý thuyết tổng quan, vấn đề tiếtkiệm lượng trung tâm liệu trình bày Chương Tồn đóng gópkhoa học luận án thể nội dung đề xuất thực Chương 2, Chương3, Chương Cuối kết luận với đóng góp khoa học luận án hướng pháttriểnnghiêncứutrongthờigiantới Chƣơng1 Tổngquanlý thuyết cáccôngnghệ sửdụngtrongtrungtâmdữliệu 1.1 Giớithiệuchƣơng ChươngnàycũnggiớithiệuvềkiếntrúcmạngECODANE(ReducingEnergyConsumption in DAta Centre NEtworksb a s e d o n T r a f f i c E n g i n e e r i n g ) v c c c ô n g n g h ệ sử dụng mạng ECODANE kiến trúc dựa trêncôngnghệS D N c h o p h é p tùy chọn bổ sung chức vào mạng cách nhanh chóng mềm dẻo Kiếntrúc mạng ECODANE cho phéptạoramộtmôi trườngt h n g h i ệ m t í c h h ợ p t h u ậ t t o n tốiưuhốRA-TAHcùngvớichuyểnmạchOpenFlowtrênnền tảngNetFPGAđểtiếtkiệmnănglượngchotrungtâmdữ liệu 1.2 KiếntrúcmạngECODANE Hình1.5 Kiến trúcthửnghiệmECODANE 1.3 Cáccôngnghệpháttriểnkiếntrúc mạngECODANE 1.3.1 CôngnghệOpenFlow Công nghệOpenFlowlàmộtcôngnghệmạngđiềukhiểnbằngphầnmềmSDN(Software Defined Networking)làphươngt i ệ n c h o p h é p c c n h n g h i ê n c ứ u c h y c c giao thức thử nghiệm hệ thống mạng mà ta sửdụnghàngngày.Bộ chuyển mạchOpenFlow dựa nguyên tắc chuyển mạch Ethernet, bao gồm ba thành phầnchính:BảngFlow(Flowtable),kênhantồn(SecureChannel),giaothứcOpenFlow(OpenFlowProtocol),như trênHình1.6 Hình1.6.CấutrúccủachuyểnmạchOpenFlow 1.3.2 CơngnghệNetFPGA Nền tảng NetFPGA (Hình 1.8) cho phép nhà nghiên cứu xây dựng nguyên mẫu củanhữnghệ t h ố n g m n g t ố c đ ộ c a o , đ ợ c t ă n g t ố c b ằ n g p h ầ n c ứ n g m ộ t c c h n h a n h c h ó n g NềntảngnàygiúpchocácnhànghiêncứuxâydựngnhữngchuyểnmạchEthernetvàcácbộđịnhtuyếnIPtrênphầncứngthayvìtrênphần mềm,cóthểsửdụngNetFPGAđểthửnghiệm dịch vụ mạng tiên tiến phục vụ cho mạng hệ Nền tảngNetFPGA baogồmbathànhphầnchính:phầncứng,gateware,phầnmềm Hình1.8.N ề n t ả n g N e t F P G A 1.3.3 ChuyểnmạchOpenFlowtrênnềntảng NetFPGA Việc xây dựng chuyển mạch OpenFlow kit NetFPGA dựa mơ hìnhđườngống( H ì n h 1.13) môtảkiếntrúcđơngiảntrongnf2_core Hình1.13 Môhình đườngống ápdụng choviệcthiếtkếphầncứng mạng 1.4 Tổngkếtchƣơng Chương trình bày tầm quan trọng, đặc điểm kiến trúc mạng trung tâm liệu.Ngồira,chươngnàycũnggiớithiệuvềkiếntrúcmạngECODANEvàcáccơngnghệđượcsử dụng mạng Xuất phát từ ưu điểm kiến trúc mạng ECODANE, đề xuấtnghiên cứu chương luận án tập trung nghiên cứu giải pháp tiếtkiệmnănglượngchochuyểnmạchOpenFlowtrênnềntảngNetFPGA Chƣơng2 CácgiảipháptiếtkiệmnănglƣợngchochuyểnmạchOpenFlow 2.1 Giớithiệuchƣơng Chương xây dựng hệ thống đo đạc đưa phân bổ lượng tiêu thụ từngkhối chức Kit NetFPGA-1G Từ đánh giá đưa định nên cắt giảmđiệnnăngtiêu thụ c c c khốit ro ng chuyểnmạ c h D ựa trê n sựđá nhgiá này,tá c g iảđề xuất giải pháp thiết kế chuyển mạch OpenFlow có chức tiết kiệm lượng.MởrộngbảntinđiềukhiểnOpenFlowkếthợpvớibộđiềukhiểnNOX/POXđểđiềukhiển chuyển mạch nhằm tiết kiệm lượng Ngoài chương xây dựng chuyển mạchtựđộngtiếtkiệmnănglượngdựatheolưulượngđầuvào 2.2 Phânổ nănglƣợngcủachuyểnmạch OpenFlow 2.2.1 HệthốngđođạcnănglƣợngtiêuthụcủaKit NetFPGA-1G Hệ thống đo đạc sử dụng Kit NetFPGA-1G sở cho phát triển chuyển mạch có chứcnăngtiếtkiệmnănglượng.Kitgồm4cổngEthernet1GbpsvàmộtbộđiềukhiểndựatrênVirtex II Pro 50 FPGA dịng sản phẩm Xilinx Thiết kế ban đầu chuyển mạch đượcthiết kế dựa dự án chuyển mạch OpenFlow phiên 1.0.0.4 Hình 2.2 mơ tả chi tiếtkiếntrúccủahệthốngđođạcvà kiểmtra Phátlưulượng1 Host PC C0 C1 C2 C3 C0 Chuyển mạchC2 C1 NetFPGA C0 C2 C0 C2Chuyển mạch NetFPGA C1 Chuyển mạch NetFPGA Chuyển mạc h C1C3 PCIEXT-64UB 3.3V C0 Chuyển mạch NetFPGA C2 C1 Bo mạch hiển thị công suất C0 C2 NetFPGA C1 C0 C1 C2 C3 Ph átl ưu lư ợn g2 0V Thiết bị Oscilloscope Hình2.2.H ệ thốngđo đạcnăng lượngcủa chuyểnmạch trênnềntảng NetFPGA 2.2.2 ĐặctínhnănglƣợngchitiếtcủaKit NetFPGA-1G Chú ý: Băng thơng 800Mbps 1Gbps Q trình đo đạc đặc tính lượng chuyển mạch NetFPGA bao gồm bước: (1)đường đặc tính lượng bản,(2)đặctính giao tiếp lượngm n g , (3)đặc tínhnăng lượng động,(4)chi tiết đặc tính lượng khối chức chuyểnmạchOpenFlow.KếtquảđolườngđượctómtắtnhưHình2.4 Hình2.4Đ ặ c tínhnănglượng củaKitNetFPGAkhi chạynhưchuyển mạchOpenFlow Nhận xét kết đo được:3 điểm đáng ý đặc tính lượng Kit NetFPGAchạy chuyển mạch OpenFlow rõ sau: Năng lượng tiêu thụ gần39%của tổng lượng Trong chip FPGA chiếm khoảng23.3%và khối Ethernetchiếmkhoảng37.7% 2.3 Giảiphápgiảmtần Đặc tính lượng Kit NetFPGA Mục 2.2.2, ta thấy lượng tiêu thụchip FPGA chiếm khoảng23.3%có thể cắt giảm Dựa vào điều tác giảđ ề x u ấ t g i ả i phápt i ế t k i ệ m n ă n g l ợ n g c h o c h u y ể n m c h O p e n F l o w b ằ n g c c h t h i ế t k ế mộtbộđiều khiểntầnsốCC(ClockController),vàmởrộngbảntinđiềukhiểntừNOX/ POXđểgiảmtầnsốhoạtđộngcủachuyểnmạchnhằmtiếtkiệmnănglượng 2.3.1 Nguyênlýgiảmtần Năng lượng tiêu thụ Pc thiết bị CMOS, chip FPGA tỉ lệ thuận với tần sốclockđược chỉra ởcơng thức (2.1) 𝑃𝐶=1 ׃×𝑉 ×𝐶𝑒ƒƒ×𝑆 (2.1) Theo công thức (2.1),để tiết kiệm lượng, tác giả đề xuất giảm tần số hoạt động sẽđượcgiảmxuốngcòn:f/2,f/4,f/8,f/16,f/32,f/64 2.3.2 ThiếtkếkhốiđiềukhiểntầnsốCC (ClockController) Trong mục tác giả đề xuất thiết kế khối điều khiển đồng hồCCtạo nguồnxung nhịp độc lập linh hoạt với nhiều mức đầu tần số, cách bổ sung thêm khốiđiều khiển tần số CC khối chia tần số CD (Clock Divider) Hình 2.5 nhằmtiếtkiệmnănglượng NF2TOP core clk cpci clk N Clock Divider Gói tin master_clock Gói tin vào Giảm tần Clock ControllerF2 C O Xử lý gói tin Bộ đệm vào Bộ đệm Xử lý gói tin UDP Hình2.5.Bốn khốichứcnăngmới đượcnhúngtrên CoreFPGA(khốinét đứt) Như Hình 2.5, xung nhịp sử dụng khốimở rộngcore_clk, với tần số mặc định 125 Mhz Để tiết kiệm lượng, tần số làm việc hệthống giảm xuống cách chia tần số với hệ số 2, 4, 16, vv Trên thựcnghiệm, chuyển mạch phục hồi trạng thái bình thường tần số làm việcđược giảm xuống thấp 3.90625 Mhz Do đó,tác giả đề xuất giữ tần số làm việc hệthốngnhỏnhấtlà3.90625Mhz 2.3.3 Mởrộngả n tinOpenFlowđiềukhiểngiảmtần Để giảm công suất tiêu thụ chuyển mạch tác giả mở rộng tin giao thứcOpenFlow để điều khiển tần số hoạt động chuyển mạch Bản tin mở rộng OpenFlowđượcđịnhnghĩa sau: Bảng2.1.B ả n tinOFPT_SWITCH_MODgiảmtần Opflow header 8bytes DatapathID Switch state Option Pad 8bytes 1bytes 4bytes 3bytes F Flag - - - Reserved - M2 M1 Mode Hình2.6 Trường Switchstate M0 2.4 GiảiphápđiềukhiểntrạngtháicáccổngEthernet Đặc tính lượng Kit NetFPGA Mục 2.2.2 đưa lượng tiêu thụ cáccổng Ethernet lớn chiếm khoảng37.7%khi thiết lập chế độ 1Gbps.Dựa vàođiều tác giả đề xuất giải pháp tiết kiệm lượng cho chuyển mạch OpenFlow bằngcách xây dựng phần mềm điều khiển mở rộng tin OpenFlow để thay đổi tốc độ liênkếtcủa cáccổngEthernetn h ằ m tiếtkiệmnănglượngchochuyểnmạch 2.4.1 Nguyênlýthayđổi tốcđộliênkết(link_rate) Trong BCM5464SR NIC có ghi MII để điều khiển cổng Ethernet riêng biệt.Do vậy, cách thay đổi driver OpenFlow, chuyển mạch nhận tin điềukhiểnOpenFlowtừ điều khiển (NOX hay POX) thiết lập giá trị ghi MII đểthayđổichếđộhoạtđộng.CấutrúccủatinnhắnMDIOmơtả Hình2.8 31 30 29 2bitđầu 28 - 27 - 22 - - - - Địachỉvậtlý[4:0] Hoạtđộng 17 - - - - - 16 - - TA Địachỉthanhghi[4:0] 15 - - - - - Bitđiềukhiểndữliệu[15:0] Hình2.8.Cấu trúcbản tinMDIO Kết hợp bit bit 13 ghi MIIđể chọn trạng thái băng thơng khác: a) “00”cho10Mbps; b)“01”cho 100Mbps; c)“10”cho1Gbpsvà“11”khơngsửdụng(Hình2.9) 15 R Tựđộngthươnglượng Chếđộcôngsuấtthấp 13 - SP0 AN LP - - - - SP1 - - - - - - Lựachọntốcđộ Hình2.9 Chứcnăngcácbit trongthanh ghi MII 2.4.2 Mởrộngbảntin OpenFlowđiềukhiểncổngEthernet Để thay đổi tốc độ liên kết cổng Ethernet cho chuyển mạch nhằm tiết kiệm năng,tácgiảmởrộngbảntinđiềukhiểnOpenFlow Trường link_statechứa thông tin điều khiển cổng trênH ì n h G i t r ị „ ‟ t i ô cờ (Flag) định có hay khơng đổi trạng thái chuyển mạch Cặp bit {P1, P0} xácđịnh số hiệu cổng, cặp bit {B1, B0} xác định băng thông cổng chọn: “11” tức là1Gbps, “10” nghĩa 100Mbps, “01” giới hạn băng thông 10Mbps, “00” biểu thịchoviệc tắtcổng Bảng2.4.B ả n t i n O F P T _ P O R T _ M O D OpenFlow header Port no MAC address Config Mask Link state Advertise Pad 8bytes 2bytes 6bytes 4bytes 4bytes 1bytes 4bytes 3bytes F Flag - - Reserved - B1 B0 LinkRate P1 P0 PortNo Hình2.10.TrườngLinkstatemơtả tốcđộliênkếtcủacổngEthernet 2.5 GiảiphápthiếtkếchuyểnmạchOpenFlowtiếtkiệmnănglƣợngdƣớisự điềukhiểncủaNOX/POX 2.5.1 Thiếtkếphầncứngchuyểnmạch Dựa giải pháp giảm tần đưa ra, khối điều khiển tần số có tên ClockController (CC) xây dựng thêm khối chức chuyển mạch Chức năngcủa khối CC lấy thông tin từ phần mềm thông qua PCI bus để điều khiển việc chiatần sốhoạtđộng củachuyểnmạch Hình2.12.Vịtrícủakhối ClockControllertrongkhốiU s e r DataPath 2.5.2 Thiếtkếphầnmềmchuyểnmạch  Xâydựngphần mềmđiềukhiểntốcđộlink_ratechocổngEthernet  Mởrộng bảntinđiềukhiển OpenFlowchochuyển mạch Phần mềm điều khiển tốc độ cổng Ethernet chuyển mạch Openlow dựa vào lưulượng đầu vào nhằm tiết kiệm lượng Đầu tiên mơ hình điều khiển phần mềm mơtảnhưHình2.16 FPGA PORT [0:3] PC SOFTWARE NF2_REG_GRP ETHERNET USER DATA PATH MII Control Register MDIO DRIVER CONTROL SOFTWARE Hình2.16 Khốiđiều khiểnmềm(PC Software) Khối phần mềm lập trình điều khiển cổng: bật /tắt đặt tốc độ liên kết đến10Mbps, 100Mbps, và1Gbps cách cấuhình cho bit 6, bit1 v b i t 1 c ủ a t h a n h ghiMII 2.5.2.1 Địnhnghĩa chếđộ làmviệcchochuyểnmạchOpenFLow Cácchếđộhoạtđộngmới củachuyểnmạch đượcđịnhnghĩanhưsau: Bảng2.5 Cácchếđộhoạtđộngmớicủachuyểnmạch Chếđộ Tầnsố Băngthôngtrênmỗicổng Côngsuấtcao 125 MHz Idle/10Mbps/100Mbps/1Gbps Côngsuấtthấp 62.5 MHz Idle/10Mbps/100Mbps Ngủ 3.90625 MHz Idle 2.5.2.2 MởrộngbảntinOpenFlowchoc c chế độlàmviệc Để thực chế độ hoạt động cho chuyển mạch nhằm tiết kiệm năng, tác giảmởrộngbảntinđiềukhiểnOpenFlow Trường Switch_mode lưu trữ thơng tin cấu hình chuyển mạch Bảng 2.6.Giá trị „1‟ vị trí cờ (F) cho phép chuyển mạch thay đổi trạng thái TrườngSwitch_ modechỉ chế độ làm việc chuyển mạch sau: chế độ cơng suất cao (M1M0=00), chế độcơngsuấtthấp(M1M0=01)và chếđộngủ(M1M0=10).M1M0=11dự phịng( H ì n h 2.19) Bảng2.6 BảntinO F P T _ S w i t c h _ m o d e cho3chếđộhoạt động OpenFlowHeader SwitchMode Pad 8Bytes 1Bytes 3Bytes F - - Flag - - - M1 Reserved M0 Mode Hình2.19 TrườngS w i t c h Modeđịnh nghĩacácchếđộ hoạt động 2.6 Giải pháp thiết kế chuyển mạch OpenFlow tự động tiết kiệm nănglƣợngtheolƣulƣợng đầuvào Lưu lượng thường lên mức đỉnh vào ban ngày hạ xuống thấp vào ban đêm Khilưu lượng thấp thiết bị mạng trạng thái hoạt động, điều gây tiêu tốnnhiều lượng không cần thiết để chạy thiết bị mà khơng có lưu lượng qua Vì vậyđể tăng hiệu tiết kiệm lượng cho chuyển mạch, tác giả đề xuất giải pháp khácgiúp chuyểnm c h Openflow tự động tiết kiệm lượng theo lưu l ợ n g đ ầ u v o màkhôngcầnsự canthiệpcủabộđiềukhiểnNOX/POX 2.6.1 Giảiphápthiếtkế Thơng thường thiết bị mạng có chức tiết kiệm lượng tiêu thụ nóthường hoạt động hai chế độ: chế độ làm việc (working mode) chế độ ngủ (sleep mode.Nhưvậy,nănglượngtiêuthụcủamộtthiếtbịmạngnóichungcóthểđượcmơhìnhhóanhưsau: E=Pworking* Tworking+Psleep*Tsleep Lưulượng(Mbps) (2.2)TrongđóT workingvàT sleeplàthờigianthiết bịhoạtđộng ởchếđộ làmviệcvàchế độ ngủ, P workingvàP sleeplàcôngsuấttiêuthụcủathiếtbịtươngứngtrongmỗichếđộ.Dovậy,đểtăngsựtiết kiệmnănglượngchochuyểnmạchOpenFlow,chúngtacóthểtăngthờigianTsleepbằng cá c h c h o g ó i tin chứa t r o n g hà n g đ ợ i đầ uvà o c hờ đợ iđế n m ộ t ngưnglớ nnhấtcóthểmàkhơngản hhưởngđếnchấtlượngtruyềndữliệuthìchuyểnmạchsẽtựđộng đượcđánhthức(Wakeup)đểxửlývà chuyểntiếpcácgóitin(Hình2.21) Thigianh Số gói tin lớn Tín hiệu đầu vào Th i gian (Phút) Tínhiệu đầura Chiều dài hàngđợi lớnnhất Hình2.21.H o t độngcủachuyểnmạch tự độngtiếtkiệmnănglượng 2.6.2 ThiếtkếkhốipháthiệndữliệutrênchuyểnmạchOpenFlow Để thiết kế chuyển mạch tự động tiết kiệm lượng theo liệu đầu vào, tác giả xâydựng thêm khối phát liệuDD(Data Detector) vàkhối điều khiển tần sốFC(Frequency Controller) cho chuyểnmạch OpenFlow mơ tảH ì n h 2 K h ố i p h t h i ệ n liệu có chức quản lý trạng thái chuyển mạch đưa tín hiệu điềukhiển đến khối điều khiển tần số để thay đổi tần số cho chuyển mạch nhằm tiết kiệm nănglượng 2.6.2.1 Vịtríkhốipháthiệndữliệu Khối phát liệu thiết kế nằm NF2 Core mơ tả Hình 2.22,nhằm lấy tín hiệu đầu vào từ khối CPCI Bus, NF2 DMA, CPU DMA Queue, NF2 Reggrp,UserDataPathvàNF2Mac NF2 TOP NF2 CORE CPU DMA QUEUE CPU RX Queue CPU TX Queue NF2 DMA CPCI BUS NF2 REG GRP FC DD (Frequency Controller) (Data Detector) NF2_MAC USER DATA PATH TXRX Queue Queue Input Arbiter VLAN remover Queues Watchdog Ethernet MAC VLAN Output adder PortOutput Lookup Hình 2.22.Vị tríkhốiphát dũ liệutrong chuyển mạch 2.6.2.2 Xâydựngkhốipháthiệndữliệu Dựa cấu trúc chuyển mạch OpenFlow tảng NetFPGA, tác giả tổnghợp tìm tín hiệu báo có gói tin tới chuyển mạch tín hiệu báo chuyển mạch đãchuyểnhếtcácgóitintớicácthiếtbịkháctrongmạng.Từđó,khốipháthiệndữliệudựa vàocáctínhiệuđầuvàonàyđãđượcđềxuất.Cáctínhiệuđượctrình bàytrongHình2.23 Data Detector Max Queue L Queue Condition Max Num Packet NF2 MAC Registers Wait timeout Mac_grp_core_en Idle timeout Frequency Controller Packets Manager Core Clock Core_clk_packet_en NF2 DMA Software Register Core_clk_en Controller Working state Core_clk_reg_en USER DATA PATH Registers Manager System States NF2 REG GROUP CPCI BUS CPU QUEUE Hình 2.23.Thiếtkế chi tiếtkhốipháthiện dũliệu Trong thiết kế bao gồm khối chức nhỏ: Khối trạng thái hệ thống (SystemStates), khối ghi (Registers), khối điều kiện hàng đợi (Queue Condition), khối quản lýgói tin (Packets Manager), khối quản lý ghi (Registers Manager) khối điều khiểnCoreClock(CoreClockController) Từ tín hiệu trên, ba trạng thái cho chuyển mạch tiết kiệm lượngOpenFlowđượcđềxuấtnhưHình2.25 mac_grp_core_en |dma_vld_c2n | working_state = IDLE core_clk_packet_en =1 WORKING core_clk_packet_en =1 mac_grp_core_en |dma_vld_c2n | working_state = SLEEP core_clk_packet_en =0 Hình2.25.Sơđochuyểntrạngtháicủa chuyểnmạch tiếtkiệmnăng lượng Sự thay đổi trạng thái biểu diễn Hình 2.25 Tại WORKING modevàIDLEmode tín hiệu core_clk_packet_en = đểy ê u c ầ u d u y t r ì t ầ n s ố h o t đ ộ n g 125 MHz Tần số hoạt động giảm xuống MHz SLEEP mode (tín hiệucore_clk_packet_en= 0)đểtiếtkiệmnănglượngtiêuthụ củachuyển mạch OpenFlow 2.6.3 ThiếtkếkhốiđiềukhiểntầnsốFC(FrequencyController) Khối có nhiệm vụ sử dụng tín hiệu core_clk_en để phát trạng thái chuyểnmạch lựa chọn cung cấp tần số cho chuyển mạch 125MHz Việc chuyểntần số khơng gây ảnh hưởng tới hệ thống bật hệ thống trì khối pháthiệndữliệuchophépbậtcore_clk.Tồnbộkhốinàyđềuhoạtđộngởmiềnclockkhác(gmii_tx_clk) khơng bị tắt Sơ đồ cấu tạo khối FC Hình 2.28 Khối FC gồm khốiDigitalClockManagers(DCM), khốiBUFGMUXvàkhốiBUFG core_clk_en DCM core_clk = 125MHz CLKIN CLK0 125MHz Io core_clk_int I1 CLKFB BUFG BUFGMUX Hình 2.28 Sơđo khối FC 2.6.4 Địnhnghĩacácchếđộ hoạtđộngchochuyểnmạchOpenFlow  Chế độ Normal:Đây chế độ hoạt động bình thường chuyển mạch Ở chế độnày chuyển mạch OpenFlow hoạt động với tần số core clock 125 MHz khôngtiếtkiệmnănglượng  Chế độ High Performance:Mục đích chế độ đưa chuyển mạch chế độhoạtđộngbìnhthườngsaukhinhậnhồnchỉnh1góitin.Vìcơchếhoạtđộngcủ a chuyển mạch nhận hồn chỉnh gói tin bắt đầu xử lý nên việc bật trướckhi xử lý không mang lại tác dụng Do thông số cấu sau:Idle Timeout = clocks, Max Queue Length = 2000 bytes, Max Number packet =1góitin,Wait_Timeout=12500clocks=100us  Chế độ Save Power:Mục đích chế độ cài đặt thơng số lớn có thểvới mong muốn tiết kiệm nhiều lượng Do vậy, thơng sốđược cấu sau: Idle Timeout = clocks, Max Queue Length = 5120 bytes,MaxNumberpacket=127góitin,Timeout=12500000clocks=100ms 2.7 Hệthốngđođạcvàkếtquảđạtđƣợc Tácgiảxâydựngmộthệthốngkiểmtrađođạcnănglượngchochuyểnm c h OpenFlowtrên tảng NetFPGA.Mơ hình hồn chỉnh củahệ thống kiểm tra đượcc h o trênHình2.31 Hình2.31 Hệthốngthựcnghiệmđođạcvàkiểmtra 2.7.1 Kếtquả đođạcgiải phápgiảmtần Để đo công suất tiêu thụ chuyển mạch hoạt động chế độ giảm tần.Đ ầ u t i ê n , tác giả đo điện tiêu thụ chuyển mạch đồng thời thay đổi tần số đầu vào Kết đođạcnàyđượcmôtảBảng2.9.Bằngphươngphápthựcnghiệm,tácgiảgiảmtần số củachuyển mạch xuống thấp 3.90625MHz chuyển mạch khơng thể chuyển tiếp góitin,cónghĩalàtacó thểđưachuyểnmạchsangt r n g tháingủ Bảng2.9 Côngsuấttiêuthụ củachuyểnmạchkhigiảmtần Chếđộ Tần số hoạt động Số Công suất Công suất củachuyểnmạch(MHz) lầngiả tiêuthụ(mW) tiếtkiệm(mW) 125 m 11576 62.5 1/2 10228 1348 31.25 1/4 9872 1701 15.625 1/8 9554 2022 7.8125 1/16 9271 2305 3.90625 1/32 8965 2611 Kết thực nghiệm:Cho thấy khối điều khiển tần số CC giúp cho chuyển mạch cókhảnăngtiếtkiệmđượckhoảng22.5%nănglượngtiêuthụ(2611mWcủa11576mW) 2.7.2 KếtquảđođạcgiảiphápthayđổitrạngtháicổngEthernet Đo cơng suất tiêu thụ chuyển mạch hoạt động băng thông khác nhau.Kết quảđođược hiểnthịtrênBảng2.10 Bảng2.10 Thayđổitốcđộ link-ratecủacổngEthernet Chếđộ Băng Công suất tiêu thụ Công suất tiết thôngtrên4 củachuyểnmạchP(mW) kiệmP(mW) cổng 1Gbps 11525.6 100Mbps 7372 4154 10Mbps 6537.6 4988 Idle( t ắ t cổng) 6440.6 5085 Kết thực nghiệm:cho thấy chuyển mạch giảm khoảng 35% điện năngtiêu thụ thay đổi băng thơng từ 1Gbps xuống 100Mbps Ngồi ra, số lênđếngần41,6%nếuchúngtatắttấtcảcáccổngcủachuyểnmạch 2.7.3 KếtquảđođạcchuyểnmạchOpenFlowtiếtkiệmnănglƣợngdựatrênbộđiềuk hiểnNOX/POX Để đo công suất tiêu thụ chuyển mạch hoạt động chế độ làm Các kết quảđođượchiểnthị trongBảng2.12 Bảng2.12 Côngsuất tiêuthụ củachuyểnmạchứngvớicácchếđộhoạtđộng Chếđộ Tầnsố(MHz) Băngthông(Mbps) Côngsuất(mW) Côngsuấtcao 125 1000 11574 Côngsuấtthấp 62.5 100 6175 Ngủ 3.9065 4577 Kết thực nghiệm:ta tiết kiệm đến 46.6% lượng chuyển mạch khithiết lập chế độ công suất thấp mức tiết kiệm lên đến 60% chế độ ngủsovớichếđộcôngsuấtcao 2.7.4 Kếtquảđo vàđánhgiáchuyểnmạchtựđộngtiếtkiệmtheolƣulƣợngđầuvào 2.7.4.1 Kếtquảđocơngsuấttiêuthụcủachuyểnmạch Xâydựnghệthốngkiểmtra,đođạccơngsuấttiêuthụcủacácchếđộhoạtđộngđãđềxuấtchoc huyểnmạchOpenFlow tựđộng tiết kiệmnăng lượngtheo lưulượngđầuvào Thínghiệmsố1:Sựphụthuộccơngsuấttiêu thụtheomứclưu lượngđầuvào Tácg i ả s d ụ n g p h ầ n m ề m P a c k e t G e n e r a t o r đ ể t o r a l u l ợ n g đ i v o c h u y ể n m c h theocácmứckhácnhautừ 0tới1Gbps(Hình 2.34) Lưulượng(Mbps) 1500 1000 500 01020 3040506070 Thời gian (phút) Hình2.34.Lưu lượngđivào chuyểnmạchtừmức đến1Gb Sau đó, đo đạc cơng suất tiêu thụ trung bình chuyển mạch chế độ đềxuất:c h ế đ ộ N o r m a l ,chếđộ H i g h P e r f or ma nc e ,và c h ế độ S a v e P ow e r K ế t qu ả đ o đạ c nhưHình2.35 Hình2.35.Đothịcơngsuấttiêuthụcủachuyểnmạchtạicácchếđộ Thínghiệmsố2:Sựphụthuộcnănglượng tiêuthụtheocáclưulượngđầuvàokhácnhau Trong phép đo số này, đặc tính lưu lượng đầu vào khác PC1 tạo rađể gửi cho PC2 qua chuyển mạch OpenFlow Sử dụng phần mềm Packet Generator tạo racác đặc tính lưu lượng đầu vào khác nhau: Lưu lượng đầu vào 1, Lưu lượng đầu vào 2, Lưulượng đầu vào Sau phát đặc tính lưu lượng đo tổng lượng tiêuthụ vòng 15 phút chuyển mạch chế độ đề xuất: chế độ Normal, chế độHigh Performance, vàchếđộSave Power.Kếtquảđođạcđượctrình bàytrongBảng2.14 Bảng2.14.N ă n g l ợ n g tiêuthụtạicác chếđộtrongp h t Đặctính Nănglượngtiêuthụtạicc chếđộ(J) Chế độNor mal Chế độ HighPerfor mance Chế độ Savepower Nănglượngtiếtkiệm(%) Chế độ HighPerfor mance Chế độ Savepower Lưulượngđầuvào1 10314J 7088J 6881J 31.27% 33.3% Lưulượngđầuvào2 10314J 6530J 6453J 36.68% 37.43% Lưulượngđầuvào3 10314J 6625J 6510J 35.77% 36.88% Dựa kết Bảng 2.14, ta thấy lượng tiết kiệm chuyển mạch phụ thuộcvào lưu lượng đầu vào khác Với lưu lượng đầu vào thấp, sử dụng buổi đêm(khoảng 0h đến 6h) lượng tiết kiệm lớn Trong thí nghiệm số 2, kết thuđược cho thấy mức lượng tiết kiệm chế độ Save Power lớn daođộngtừ33% -37% 2.7.4.2 Đánhgiákhảnăngđápứngcủachuyểnmạchmới Từ kết đo đạc, tác giả đánh giá trễ gói tin chế độ hoạt độngmớiđãđềxuấtchochuyểnmạch,cóthểtổng kếtcáckếtquảtheoBảng2.15 Bảng2.15.Đ n h giáthờigian trễvàmấtgóitinsovớichuyểnmạchthường Thamsố HighPerformance SavePower Thờigiantrễ Khoảng16ns–24ns Twaittimeout+Tprocess Mấtgóitin Khơng Khơng 2.8 Tổngkếtchƣơng Quachươngnàytácgiảthựchiệnbốncơngviệcchính:  Đềx u ấ t g i ả i p h p t h a y đ ổ i t ầ n s ố h o t đ ộ n g t r ê n t o n b ộ c h i p F P G A , d o đ ó n ă n g lượngtiếtkiệmsẽđượcnhiềuhơn  TrongchươngnàyđãđềxuấtphươngphápđiềukhiểnmỗicổngEthernetchạyởmộtsốbăngt hông khácnhautiếtkiệmnănglượng nhiềuhơn  ThiếtkếchuyểnmạchOpenFlowtiếtkiệmnănglượngdựatheobộđiềukhiểnNOX /POXvàmởrộngbản tinđiềukhiểnOpenFlow  ThiếtkếthànhcơngchuyểnmạchtựđộngtiếtkiệmnănglượngchomạngOpenFlowdựatheo lưulượngđầuvào Chƣơng3 Mơhìnhhóanănglƣợngchochuyểnmạch 3.1 Giớithiệuchƣơng Chương trình bày mơ hình hóa điện tiêu thụ chuyển mạch chế độhoạt động khác nhau, đề xuất thuật toán giới hạn lượng tối đa thuật toán giới hạnnăng lượng tối thiểu lượng sử dụng trung bình, số cơng suất trung bìnhAPI (Average Power Index) để đánh giá tỉ lệ lượng tiết kiệm lưu lượng đầu vào tốthơnchỉsốEPI 3.2 Chỉsốtỉlệnănglƣợngtƣơngđối(EPI) Chỉ số EPI (Energy Proportionality Index)đ ể n ă n g l ợ n g c ủ a thiếtbịmạng : 𝐸𝑃𝐼= 𝑀 − 𝐼 ×100 𝑀 định lượng tỉ lệ (3.1) 3.3 Mơhìnhtuyếntínhcủa cơngsuấttiêuthụ Phần đưa mơ hình tuyến tính điện tiêu thụ chuyển mạch liênquan đến lưu lượng sử dụng Mơ hình tuyến tính đề xuất biểu diễn bằngcơngthức đây: Psw=P B+ (N0×P0+N10×P10+ N 100×P100+ N 1000×P1000)+PC(f)(mW) (3.4) 3.4 Xâydựng thuậttốntínhđƣàngbiêncơngsuấtcựctiểu Thuật tốn 1.Tìm kiếm trạng thái tiêu thụ lượng nhỏ ứng với lưu lượngquachuyểnmạch Switch_stateget_min_power_state(throughputT) {N1000=(int)floor(T*1.0/999); check1000: if(N1000>=N){ N1000=N;N100=0;N10=0; gotofinish; } N100=(int)floor(max((T-N1000*999),0)*1.0/99); check100: if((N100>N-N1000)||(N100*P100>P1000)){N1000++; gotocheck1000; } N10=(int)ceil(max((T-N1000*1000-N100*99), 0)*1.0/9); if((N10>N-N1000-N100)||(N10*P10>P100)){N100++; gotocheck100; } finish: N0=N -N1000-N100-N10; returnSwitch_state(N1000,N100,N10,N0); } 3.5 Xâydựngthuậttốntínhđƣàngbiêncơngsuấtcựcđại Thuậttốn2.Tìmkiếmtrạngtháitiêuthụnănglượnglớnnhấtứngvớimộtlưulượngquachuyể nmạch Switch_stateget_max_power_state(throughputT) {N1000 = (int)floor(T * 1.0 / 100);if(N1000>=N){ N1000=N;N100=0;N10=0;N0=0; }else{ N100 = (int)floor(max((T-N1000*100), 0) * 1.0 / 10);if(N100>= N-N1000){ N100=N-N1000;N10=0;N0=0; }else{ N10 = max((T - N1000*100 - N100*10), 0);if(N10>=N-N1000-N100){ N10=N-N1000-N100;N0=0; else{ N0=N -N1000-N100-N10; } } } returnSwitch_state(N1000,N100,N10,N0); } Thủt ụ c get_max_power_state()trongt h u ậ t t o n t r ả v ề t r n g t h i Qmax= *T:NPmax ,NPmax ,N Pmax ,NPmax +tươngứngvớicơngsuấttiêuthụcựcđạicủachuyểnmạch 1000 100 10 Pmax(T)tạilưulượngT.Dođóđườngbiêncơngsuấtcựcđạicủac h u y ể n mạchđượcbiểudiễ nbởicơngthứcPmax(T);✯TT∈,0,Tmax- 3.6 Tínhtốnđƣàng congcơngsuấttrungbình Đườngcơng suấttrung bìnhđượcbiểudiễntheohàm: ̅ P(T)=∑imax 1P(Qj);✯T T ∈ , 0,Tmax-; j=imink (3.12) 3.7 Đềxuấtchỉ sốcơngsuấttrungbình(API) Để thể đặc điểm công suất thiết bị mạng tốt hơn,chỉ số mớiAPI(AveragePower Index)chĩ so cơng suat trung bìnhđược đề xuất, để lượng màthiết bị tiết kiệm dựa đường cơng suất trung bình API định nghĩa tỉlệphầntrămcủatổngcơngsuấttrungbìnhtiếtkiệmđượcsovớicơngsuấttiêuthụcựcđạikhichuyểnmạchhoạt độngởtrạngtháitốiđa.APIđượctínhnhưsau: 1 (Tn )+dTn ∫ *Pmax −P̅ API= =1− (Tn )dTn ∫ P̅ ∫0 P maxdT n (3.13) Pmax Với khái niệm API, chuyển mạch có API cao tiết kiệm nhiều lượnghơn Như miêu tả Hình 3.2, API thiết bị vùng diện tích giớihạn đường cong cơng suất trung bình (đường nét liền) với đường cơng suất số100% Tương tự, thiết bị có API với đường biên đường nét đứt Ta thấyrằng, diện tích củaAPI1lớn so vớiAPI2; điều có nghĩa thiết bị tiết kiệm nănglượngtốthơnthiếtbị2 Hình3.2.C h ỉ s ố EPIvà APIcủathiết bịmạng 3.8 Đánhgiáhiệunăng 3.8.1 Biểuđồsửdụngnănglƣợng củachuyểnmạchNetFPGA Đo tính tốn cơng suất chuyển mạch theo lưu lượng đầu vào sử dụng thuậttoán đường công suất cực đại, đường công suất cực tiểu, đường cơng suất trung bình ta đượcbiểuđồđặctínhnănglượngtheo lưu lượng đầu vàobiểudiễn trênHình3.3 Hình3.3.ĐặctínhnănglượngcủachuyểnmạchNetFPGA4cổng Theo biểu đồ Hình 3.3, ta có số nhận xét lượng tiêu thụ chuyển mạchnhư sau: Cả đường biên giới hạn Pmax Pmin có dạng bậc thang nhảy bậcnănglượngsửdụngcủacác trạng thái cổng Ethernet 3.8.2 Sosánhhiệuquảsửdụngnănglƣợnggiữachuyểnmạch NetFPGA1Gvớichuyểnmạchthƣơngmại So sánh phương pháp điều khiển lượng xây dựng NetFPGA với hai chuyểnmạch thương mại có tính tương tự Tier-2 HP Enterprise-16 cổng OpenFlowPronto-48 cổng.Cảhaichuyểnmạchđềucóthuậttốnđiềukhiểncơngsuất a)C h u y ể n mạch8 cổng b)C h u y ể n mạch 16cổng Hình3.4.L i ê n kếtcácNetFPGAqua cổng SATAđểtạo cácchuyểnmạchcónhiều cổng Hình3.5.ĐặctínhnănglượngcủachuyểnmạchNetFPGA8cổng So sánh hiệu sử dụng lượng chuyển mạch NetFPGA 16 cổng với chuyểnmạch16cổngHPEnterprise a) So sánh đường bao công suất tối đa tốithiểuHPEnterprisevàNetFPGA16cổng b) So sánh đường cơng suất trung bình củaHPEnterprise vàN e t F P G A 16 cổng Hình3.6.SosánhcơngsuấttiêuthụtrênHPEnterprisevàNetFPGA16cổng a)So sánh đường baocơngsuấttốiđa tối b)Sos ánhđườngcơngs uất tr ung bì nh c ủ a thiểu củaP r o n t o v N e t F P G A cổng ProntovàN e t F P G A cổng Hình3.7.S o sánhcơngsuấttiêuthụtrên ProntovàNetFPGA48cổng theo lýthuyết Bảng3.5 Chỉsố tiếtkiệmcôngsuất cácchuyểnmạchkhácnhau Chuyểnmạch 𝐸𝑃𝐼 𝐴𝑃𝐼 4p NetFPGA 60.23 0.1181 11.560 10.195 8p NetFPGA 60.23 0.1501 23.020 19.564 16p NetFPGA 60.23 0.1677 46.040 38.319 48p NetFPGA 60.23 0.1784 138.120 113.479 16pEnterprise 26.97 0.0659 53.400 49.881 48pPronto 39.30 0.1318 111.524 96.825 𝑃𝑚𝑎𝗑(W) 𝑃𝑎𝑣𝑔= (1−𝐴𝑃𝐼)×𝑃𝑚𝑎𝗑(W) 3.9 Tổngkếtchƣơng Trong chương chứng minh EPI đưa chưa đủ để mơ tả đặc tínhtiêu thụ lượng thiết bị mạng Đặc biệt, EPI sử dụng để nghiên cứu đặctính tiêu thụ lượng thiết bị theo lưu lượng đầuv o V ì v ậ y , q u a c h n g n y l u ậ n ánđã đạtđượccác kếtquả sau:  Mơ hình hóa lượng cho chuyển mạch dựa thuật toán giới hạn lượng tốiđavàtốithiểu,cũngnhư nănglượngsửdụngtrungbình  Ngồi ra, Chỉ số cơng suất trung bình API đưa để tỉ lệ lượngtiếtkiệmkhilưulượngđầuvàobiếnđổitừ0%đến100%băngthông 4.1 CHƢƠNG4 GiảiphápWOLchochuyểnmạchOpenFlow Giớithiệuchƣơng WOL (Wake on LAN) kỹ thuật phần cứng phần mềm dùng để Wake up (đánhthức)hệthốngđangởchếđộSleep(chếđộngủ)bằngcáchgửimộtgóidữliệuđặcbiệttớimộtmáy cóhỗ trợ tính WOL trongc ù n g m ộ t m n g n ộ i b ộ T í n h n ă n g m r ộ n g n y cho phép nhà quản trị bật từ xa máy tính tắt, từ thực bảo trì hệthống mạng người dùng tắt máy Nếu khơng có tính này, nhà quảntrị phải đến tận nơi để khởi động máy tính, khó khăn hệ thống có quy mơlớn 4.2 ĐịnhnghĩachếđộSleepchochuyểnmạchOpenFlow Sử dụng mô đun điều khiển tần số hoạt động CC tích hợp lõi NetFPGAkếthợp thay đổi số bit ghi điều khiểnM I I t r o n g c c c h i p điều khiển E n t h e r n e t Từđó,tácgiảđềxuấthaichếđộSleep mớichochuyểnmạchnhưsau:  Chế độ Sleep cổng:Chế độ sử dụng để tắt nhiều cổng Ethernet khikhơng có lưu lượng qua cổng nhằm tiết kiệm lượng Trong chế độ này, việcchuyểnmạchhoạtđộngở125MHzđểduytrìhoạtđộngcủacổngEthernetkhác  Chế độ Sleep chuyển mạch:Chế độ kích hoạt khơng có lưu lượngđi qua cổng Ethernet Trong trường hợp này, việc chuyển mạch không cần phảixử lý luồng liệu chạy tần số đồng hồ tối thiểu 3,90625 MHz, trongkhi ba số bốn cổng Ethernet tắt hoàn toàn Trong chế độ này, chuyển mạchvẫn trì hoạt động cổng Ethernet 10Mbps để chuyển mạch đượcWakeupngaylậptứckhicólưulượngđiqua theophươngphápWOL 4.3 ThiếtkếchứcnăngWOLchochuyểnmạchOpenFlow 4.3.1 Mởrộngbảntin WOL Mỗi thiết bị có gói tin “WOL packet” riêng bao gồm byte tiêu đềv i t ấ t bit (0xFFFFFFFFFFFF) địa vật lý thiết bị (địa MAC 48-bit,tức 0x112233445566) lặp lặp lại 16 lần địa MAC với tổng số 102 byte có thểthấytrongHình4.1 Dựa vào tiêu chuẩn này, tác giả xây dựng thêm byte mở rộngm ô t ả n h H ì n h đặt sau 16 lần lặp lặp lại địa MAC cổng Ethernet theo dõi để nhậnbiết gói tin “WOL packet” Những byte mở rộng cho chuyển mạch OpenFlow sử dụngđểWakeupcổngEthernethoặcchuyểnmạchtừchếđộSleep FF … FF FF 11 22 byte tiêu đề0xFF 33 44 55 66 11 48bitđịachỉ MAC 22 66 Lặp lại 16 lần địachỉMAC Hình4.1.B ả n tintiêuchuẩncủaWOLpacket Chếđộcổng B15 B14 B13 B12 B11 B10 Dựphòng B9 B8 B7 B6 ChếđộchuyểnmạchC ổ n g B5 B4 Cổng2 B3 B2 Cổng1 B1 B0 Cổng0 Hình4.2.C ấ u trúccủa2bytemở rộngchobảngtin WOLpacket Bảng4.1.Trạngtháicủacổng0 B1B0 00 01 10 11 Trạngtháicủacổng Tắt 10Mbps 100Mbps 1Gbps