BÁO cáo bài tập lớn môn MẠCH điện tử THIẾT kế MẠCH KHUẾCH đại

TRƯỜNG ĐẠI HỌC BÁCH KHOA THÀNH PHỐ HỒ CHÍ MINH KHOA ĐIỆN – ĐIỆN TỬ NGÀNH ĐIỀU KHIỂN VÀ TỰ ĐỘNG HĨA BÁO CÁO BÀI TẬP LỚN MƠN MẠCH ĐIỆN TỬ THIẾT KẾ MẠCH KHUẾCH ĐẠI GVHD: Đinh Quố c Hù ng Lớ p L02 – Nhó m Danh sá ch nh viê!n: Đỗ"Cao Trí Trầ )n Nhậ !*t Chun g Trị*nh Tự*Minh Nguyễ"n Đơ!ng Huy TP Hồ)Chí Minh, ngà y 28 thá ng nă3m 2022 MỤC LỤC I TÊN ĐỀ TÀI II CƠ SỞ LÝ THUYẾT Khái niệm mạch khuếc đại đa tầng Khái niệm ghép RC Khái niệm đáp ứng tần số băng thông mạch khuếch đại III Thiết kế mạch Ý tưởng thiết kế Sơ đồ nguyên lý .5 Các bước phân tích thiết kế .5 a Phân cực cho BJT tìm Zi b Tính độ lợi Av Zo c Tính giá trị điện trở tầng thứ hai d Tính đáp ứng tần số thấp 10 e Đáp ứng tần số cao 11 IV Mô mạch 11 Mô để kiểm chứng Zi Av 11 Mô để kiểm chứng Zo 13 Mô để kiểm chứng tần số cắt thấp 13 Mô để kiểm chứng tần số cắt cao 15 V Kết luận 15 Thiế t kế mạ*ch khuế ch đạ*i thỏ8a điề)u kiệ!*n I TÊN ĐỀ TÀI Trở8khá ng ngõ9và o Trở8 ng ng õ9ra Độ!*lợ*i Av = 10 II CƠ SỞ LÝ THUYẾT Khái niệm mạch khuếc đại đa tầng Cá c tầ)ng khuế ch đạ*i đơn có thể@đượ*c ghé p lạ*i vớ i theo mộ!*t cá ch nà o đ ể@t ạ*o nê!n mạ*ch khuế ch đạ*i đa tầ)ng nhằAm đạ*t đế n mụ*c tiê!u thiế t kế c ụ*th ể@(ch ẳCng h ạ*n đá p ứ ng về) độ!*lợ*i, cả8i thiệ!*n đá p tuyế n t ầ)n số , pha, tri ệ!*t nhi ễ"u, ph ố i h ợ*p tr ở8khá ng,…) Độ!*lợ*i tổ@ng cộ!*ng củ8a mạ*ch: Av =± Av × Av × … × Avn A =±A ×A ×…×A Có cá ch ghé pi bả8n:i1 i2 ¿ + Ghé p giá n tiế p (tứ c cá ch liê!n lạ*c AC): dù ng RC, bi ế n p, Optocouple,… + Ghé p trự*c tiế p (tứ c cá ch liê!n lạ*c DC): ghé p Darlington, ghé p ch ồ)ng (Cascode) Khái niệm ghép RC Dù ng tụ*C để@cá ch ly về)mặ3*t DC giữ9a cá c tầ)ng ghé p, điề)u nà y dễ"dà ng cho việ!*c tí nh tố n thiế t kế Tuy nhiê!n, cá ch ghé p nà y chỉ8thí ch hợ*p vớ i cá c d ạ*ng tí n hi ệ!*u có t ầ)n s ố đ ủ8cao, lú c nà y dung ng XC củ8a tụ*nhỏ8và độ!*tổ@n hao điệ!*n p tí n hiệ!*u trê!n tụ*thấ p Đố i vớ i cá c loạ*i tí n hiệ!*u có tầ)n số q thấ p, biế n đổ@i chậ!*m hoặ3*c khơ!ng có tí nh chu kỳ tí n hi ệ!*u t ổ@n hao trê!n tụ*lớ n phả8i dù ng cá c tụ*ghé p có trị*số điệ!*n dung lớ n Hơn nữ9a, cá ch ghé p nà y gâ!y độ!* dị*ch pha mạ*ch khuế ch đạ*i bị*giớ i hạ*n bở8i tầ)n số cắMt thấ p f CL qua mắMc lọ*c RC 3 Khái niệm đáp ứng tần số băng thông mạch khuếch đại Đá p ứ ng tầ)n số củ8a bộ!*khuế ch đạ*i cho biế t mứ c độ!*lợ*i củ8a đầ)u đá p ứ ng nà o vớ i tí n hiệ!*u đầ)u o ở8cá c tầ)n số c Bộ!*khuế ch đạ*i bộ!*lọ*c cá c m ạ*ch ệ!*n t ử8đ ượ*c s ử8 dụ*ng rộ!*ng rã9i có cá c đặ3*c tí nh khuế ch đạ*i l ọ*c Bă3ng thô!ng củ8a mộ!*t mạ*ch khuế ch đạ*i thườ ng đượ*c xá c đị*nh theo sự* kh c biệ!*t giữ9a tầ)n số thấ p nhấ t tầ)n số cao nhấ t ở8điể@m mà hệ!*số khuế ch đạ*i gi ả8m cị n 1/ Thơ!ng s ố nà y cị n g ọ*i bă 3ng thơ !ng −3 dB III Thiết kế mạch Ý tưởng thiết kế Sử dụng mạch khuếch đại liên tầng gồm tầng CE mắc với để vừa tạo trở kháng đầu vào cao, trở kháng đầu thấp có độ lợi áp đạt yêu cầu thiết kế Ta phân cực cho tầng hoàn toàn giống chế độ DC Tầng thứ ta tính tốn giá trị điện trở cho thỏa điều kiện phân cực trở kháng ngõ vào lớn 20k Ω Để có trở kháng đầu vào cao ta không cần tụ bypass cực E Khi độ lớn tầng thứ cố định Ta sử dụng thêm điện trở tụ để điều chỉnh độ lợi áp Av 2, trở kháng ngõ vào tầng thứ hai (vì độ lợi áp Av mạch khuếch đại phụ thuộc vào trở kháng ngõ tầng – cố định trở kháng ngõ vào tầng 2) băng thông mạch khuếch đại Sơ đồ nguyên lý Từ ý tưởng ta có sơ đồ mạch sau: Các bước phân tích thiết kế a Phân cực cho BJT tìm Zi Ta có mạch tương đương tín hiệu nhỏ tầng sau: Từ ta suy Zi = Zi1 = Rb1 // (hie1 + Re1*) Ta có sơ đồ mạch tầng chế độ DC sau: Để ICQ không phụ thuộc vào α nhiệt độ thay đổi Re1 >> (1 - α).Rb1 Suy ra: Rb1 ≤ Vậy cần Rb1 ≤ 10 βmin ℜ1, với βmin BJT 2N5551 80 nên Rb1 ≤ ℜ1 Ta cần Zi phải lớn 20kΩ nên Rb > 20kΩ (vài chục kΩ), lúc Re khoảng vài kΩ nên Re* khoảng vài trăm kΩ (do hfe BJT 2N5551 lên đến 250) Do Rb // (hie1 + Re1*) lớn 20kΩ Rb > 20kΩ Ban đầu ta chọn Rb max = 24kΩ nên Re = 3kΩ 20 < Rb1 ≤ 24 Chọn ICQ1 = mA, suy VE = (V) Ta thường chọn VE1 = 10 V CC nên VCC = 10 × = 30 (V) Để có max swing ta chọn VCE1 = Ta có: (Rc1 + Re1) ICQ1 = VCC ⟺ (Rc1 +3) = 30 – 15 = 15 Ta có: VT1 = VE1 + Vγ = + 0.7 = 3.7 (V) Do R 1= Chọn R1 = 15kΩ Tương tự ta có: R2 = Rb1 Chọn R2 = 100kΩ Suy Rb1 = Mơ phân cực Proteus để tìm hfe1 ICQ1: V T ICQ1 = 1.03mA, h fe1 ≈ β= Suy hie1 Zi = Zi1 = b Tính độ lợi Av1 Zo Theo sơ đồ tương đương ta tìm được: v o1 Av1 = ¿ vi 1 125 ×12 × 3.125+ 125× = 3.968 Zo1 = Rc1 =12 kΩ c Tính giá trị điện trở tầng thứ hai Do ta phân cực tầng thứ , tầng thứ hai giống nên ta có:R4 = R1 = 15 kΩ, R4 = R2 = 100 kΩ, R7 = Rc = 12kΩ R5 = Re =3 kΩ ICQ2 = ICQ1 =1.031 mA, hfe2 = hfe1 =1 125 Ở cực C ta mắc thêm điện trở R8 nối tiếp với tụ C3 tất song song với R7 để Zo ≤ 1kΩ Nhưng Av2 giảm nên ta mắc điện trở R6 nối tiếp với tụ tất song song với R5 để điều chỉnh Av2 Sơ đồ tương đương tín hiệu nhỏ tầng 2: Trong Rb2 = Rb1 =13.04 kΩ (do R3 = R1 R4 = R2) Re2* = hfe2(R5 // R6) Ta có: Zo = Zo2 = Rc2, mà Zo ≤ 1kΩ nên suy R ×R ≤ R7+R8 Suy ra: R8 ≤ 1.09 Chọn R8 = kΩ ⟺ Rc2 = 0.923 kΩ Ta có: Zi2 = Rb2 // (hie2 + Re2*) = Rb2 ¿¿ ¿ 23.478 ¿¿ Av2 = ⟺ 12+R8 12×R8 ≤1 Do yêu cầu thiết kế Av = 20 mà Av= Av1 3.967 × ⟺ 125 × R 5+ R = 20.09 kΩ ⟺ 125 × R5×R6 d Tính đáp ứng tần số thấp Ta tìm giá trị tụ từ C1 đến C4 tụ gây điểm gãy tần số thấp Sơ đồ tương đương tín hiệu nhỏ, tần số thấp: Ta có: + Tụ C1 có ωz 1=0 ω p 1= ZiC + Tụ C2 có ωz 2=0 ω p 2= ¿¿ 1 ⟺ Rp1 = Zi = 12.605kΩ ⟺ Rp2 = Rc1 +Rb2 /¿¿ = 19.488 kΩ + Tụ C3 có ω ⟺ Rz3 = R5 + R6 = 3.121 kΩ Rp3 + Tụ C4 ⟺ Rz4 Rp4 Do Rp1 > Rp2 > Rp4 > Rz3 > Rz4 >> Rp3 nên ta cho C1 = C2 = C3 = C4 ωL ≈ ω p Suy ra: =15 ×2 π ⟺ C3 = 90μF 0.122× 1000× ⟺C1=C2=C3=C4=90μF Do C5 hở mạch nên khơng ảnh hưởng đến đáp ứng tần số mà có tác dụng loại bỏ tín hiệu DC trước lấy tín hiệu ngõ Chọn C5 = 1uF e Đáp ứng tần số cao Sơ đồ tương đương tần số cao IV Mô mạch Mô để kiểm chứng Zi Av Nối mạch hình sau: Cho vi có biên độ 10mV tần số dãy 1kΩ Tiến hành mô ta thu kết quả: ii = 0.31 Dạng sóng ngõ vào ngõ có dạng: Suy ra: Av = Mơ để kiểm chứng Zo Ta nối ngõ mạch khuếch đại với Ampe kế để đo dòng ngõ (vẫn giữ nguyên biên độ tần số ngõ vào) Tiến hành mô ta kết sau: v 202.5 /2 √ Io = 153 μArms ⟺ Zo = om = =0.989 kΩ iom 72.4 Mô để kiểm chứng tần số cắt thấp Nối mạch hình sau: Tạo đồ thị đáp ứng tần số thấp khoảng từ 50Hz đến 1kHz: Ta thu kết sau: Ta thấy tần số khoảng 300Hz độ lợi giảm 3dB Mơ dạng sóng tần số 300Hz ta được: Lúc AvL = 71.25+71.25 = 7.09≈ Av 10.04+10.04 √2 Mô để kiểm chứng tần số cắt cao V Kết luận Mạch hoàn thành, thiết kế với yêu cầu đưa ra, với sai số nhỏ từ – 2%