Thiết kế bộ điều chế và giải điều chế QPSK bằng ngôn ngữ verilog HDL

BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT THÀNH PHỐ HỒ CHÍ MINH KHĨA LUẬN TỐT NGHIỆP NGÀNHCÔNG NGHỆ KỸ THUẬT ĐIỆN TỬ VIỄN THÔNG THIẾT KẾ BỘ ĐIỀU CHẾ VÀ GIẢI ĐIỀU CHẾ QPSK BẰNG NGÔN NGỮ VERILOG HDL GVHD: VÕ MINH HUÂN SVTH : HỒ THỊNH LỢI NGÔ QUANG THẮNG SKL009323 Tp Hồ Chí Minh, tháng 7/2022 TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP HỒ CHÍ MINH KHOA ĐÀO TẠO CHẤT LƯỢNG CAO ĐỒ ÁN TỐT NGHIỆP THIẾT KẾ BỘ ĐIỀU CHẾ VÀ GIẢI ĐIỀU CHẾ QPSK BẰNG NGÔN NGỮ VERILOG HDL NGÀNH CÔNG NGHỆ KỸ THUẬT ĐIỆN TỬ VIỄN THÔNG SVTH: HỒ THỊNH LỢI MSSV: 18161104 SVTH: NGÔ QUANG THẮNG MSSV: 18161151 GVHD: PGS.TS VÕ MINH HUÂN TP Hồ Chí Minh, tháng 07 năm 2022 TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP HỒ CHÍ MINH KHOA ĐÀO TẠO CHẤT LƯỢNG CAO ĐỒ ÁN TỐT NGHIỆP THIẾT KẾ BỘ ĐIỀU CHẾ VÀ GIẢI ĐIỀU CHẾ QPSK BẰNG NGÔN NGỮ VERILOG HDL NGÀNH CÔNG NGHỆ KỸ THUẬT ĐIỆN TỬ VIỄN THÔNG SVTH: HỒ THỊNH LỢI MSSV: 18161104 SVTH: NGÔ QUANG THẮNG MSSV: 18161151 GVHD: PGS.TS VÕ MINH HUÂN TP Hồ Chí Minh, tháng 07 năm 2022 CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAM Độc lập – Tự – Hạnh phúc *** -Tp Hồ Chí Minh, ngày 27 tháng 06 năm 2022 NHIỆM VỤ ĐỒ ÁN TỐT NGHIỆP Họ tên sinh viên: Hồ Thịnh Lợi MSSV: 18161104 Ngô Quang Thắng MSSV: 18161151 Ngành: Công nghệ kỹ thuật Điện tử - Viễn thông Lớp: 18161CLVT Giảng viên hướng dẫn: PGS.TS Võ Minh Huân Ngày nhận đề tài: 28/02/2022 Ngày nộp đề tài: 27/06/2022 Tên đề tài: Thiết kế điều chế giải điều chế QPSK ngôn ngữ Verilog HDL Các số liệu, tài liệu ban đầu: Giáo trình thiết kế vi mạch hệ thống - Giáo trình hệ thống viễn thơng - Giáo trình kỹ thuật truyền số liệu - Giáo trình thực hành VHDL, Verilog - Bài báo “FPGA Implement of Low Power Digital QPSK Modulator Using Verilog HDL” Nội dung thực đề tài: - Tìm hiểu tóm tắt board FPGA - Nguyên lý hoạt động tín hiệu QPSK - Thiết kế lập trình hệ thống điều điều chế giải điều chế QPSK Sản phẩm: Tìm hiểu mô điều chế giải điều chế tín hiệu QPSK phần mềm Xilinx ISE ngơn ngữ Verilog - Tp Hồ Chí Minh, ngày tháng Trưởng ngành (Ký & ghi rõ họ tên) năm 20… i CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAM Độc lập – Tự – Hạnh phúc *** -PHIẾU NHẬN XÉT CỦA GIÁO VIÊN HƯỚNG DẪN Họ tên Sinh viên: Hồ Thịnh Lợi MSSV: 18161104………… Ngô Quang Thắng MSSV: 18161151………… Ngành: Công nghệ kỹ thuật Điện tử - Viễn thông……………………………………… Tên đề tài: Thiết kế điều chế giải điều chế QPSK ngôn ngữ Verilog HDL Họ tên Giáo viên hướng dẫn: PGS.TS Võ Minh Huân NHẬN XÉT Về nội dung đề tài & khối lượng thực hiện: Ưu điểm: Khuyết điểm: Đề nghị cho bảo vệ hay không? Đánh giá loại: Điểm:……………….(Bằng chữ: ) Tp Hồ Chí Minh, ngày tháng Giáo viên hướng dẫn (Ký & ghi rõ họ tên) năm 20… ii CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAM Độc lập – Tự – Hạnh phúc *** -PHIẾU NHẬN XÉT CỦA GIÁO VIÊN PHẢN BIỆN Họ tên Sinh viên: Hồ Thịnh Lợi MSSV: 18161104………… Ngô Quang Thắng MSSV: 18161151………… Ngành: Công nghệ kỹ thuật Điện tử - Viễn ……………………………………… Tên đề tài: Thiết kế điều chế giải điều chế QPSK ngôn ngữ Verilog HDL Họ tên Giáo viên phản biện: NHẬN XÉT Về nội dung đề tài & khối lượng thực hiện: Ưu điểm: Khuyết điểm: Đề nghị cho bảo vệ hay không? Đánh giá loại: Điểm: ……………….(Bằng chữ: ) Tp Hồ Chí Minh, ngày tháng năm 20… Giáo viên phản biện (Ký & ghi rõ họ tên) iii LỜI CẢM ƠN Lời nói thực đề tài, xin gửi lời cảm ơn chân thành tri ân sâu sắc đến Thầy Võ Minh Huân Thầy dành khoảng thời gian quý báu động viên giúp đỡ nhiều mặt tinh thần kiến thức để tơi vượt qua ngày tháng khó khăn tìm tịi, hiểu biết lĩnh vực để hồn thành đồ án mơn học cách chỉnh chu tình hình dịch bệnh Covid Bên cạnh đó, chúng tơi xin chân thành cảm ơn q Thầy Cô Trường Đại Học Sư Phạm Kỹ Thuật Thành Phố Hồ Chí Minh nói chung q Thầy Cơ khoa Điện – Điện tử khoa Chất lượng cao nói riêng với tri thức tâm huyết truyền đạt kiến thức quý báu, tạo dựng móng cho tơi có sơ sở kiến thức cần thiết thời gian học tập ba năm học vừa qua, nhờ tơi hồn thành tốt đề tài Một lần xin gửi lời cảm ơn đến Thầy/Cô, chúc Thầy/Cơ ln dồi sức khỏe có tháng năm giảng dạy cách tốt Thầy mong đợi Một lần nữa, xin chân thành cảm ơn Thầy Võ Minh Huân tận tình hướng dẫn tạo điều kiện thuận lợi cho suốt thời gian thực đồ án môn học Chúng tơi xin gửi đến Thầy lịng biết ơn lời cảm ơn chân thành sâu sắc Và đặc biệt thực đề tài, chân thành gửi lời cảm ơn đến bạn sinh viên lớp 18161CLVT chia sẻ, trao đổi kiến thức, kinh nghiệm q báu để góp phần giúp hồn thành đề tài tốt Chúng tơi xin phép cảm ơn gia đình, bạn bè ln bên cạnh hỗ trợ, động viên nhóm mặt tinh thần lẫn tài suốt thời gian nhóm thực đề tài Cuối cùng, cố gắng hoàn thành nhiệm vụ đề tài đặt đảm bảo thời hạn kiến thức cịn hạn hẹp chắn sẽ khơng tránh khỏi thiếu sót, mong Thầy/Cơ bạn sinh viên thơng cảm Chúng mong nhận ý kiến Thầy/Cô bạn sinh viên Em xin chân thành cảm ơn! iv LỜI NĨI ĐẦU Thơng tin vệ tinh xuất bốn thập kỷ qua phát triển nhanh chóng giới nước ta, mở thời kỳ cho phát triển lĩnh vực khoa học đời sống nói chung đặc biệt ngành viễn thơng nói riêng Ngày sống giới thông tin, nhu cầu thông tin người với người ngày lớn thuận hợi hoàn hảo nhờ vào hệ thống truyền tin đa dạng hệ thống thông tin vô tuyến hay hệ thống thông tin hữu tuyến Nhờ có vệ tinh mà q trình truyền thông tin diễn châu lục trở nên thuận tiện nhanh chóng thơng qua nhiều loại hình dịch vụ khác Thông tin vệ tinh lĩnh vực khoa học kỹ thuật cao, việc tình hiểu nghiên cứu địi hỏi phải có thời gian, kinh nghiệm kiến thức sâu rộng Trong kỹ thuật thông tin, muốn truyền thông tin xa người ta phải chuyển tần số tín hiệu tin tức lên tần số cao nhiều Phương pháp để thực chuyển phổ tín hiệu tin tức lên vùng có tần số cao điều chế, cách sử dụng mạch trộn tần Ở phía máy thu phải có q trình chuyển đổi ngược lại, q trình tách sóng (giải điều chế) Để hiểu nắm vững kiến thức liên quan tới điều chế giải điều chế chúng em định chọn tìm hiểu điều chế giải điều chế QPSK – loại điều chế đơn giản không phần thiết thực hệ thống thông tin số ngày v MỤC LỤC NHIỆM VỤ ĐỒ ÁN TỐT NGHIỆP PHIẾU NHẬN XÉT CỦA GIÁO VIÊN HƯỚNG DẪN PHIẾU NHẬN XÉT CỦA GIÁO VIÊN PHẢN BIỆN LỜI CẢM ƠN LỜI NÓI ĐẦU MỤC LỤC DANH MỤC BẢNG DANH MỤC HÌNH ẢNH Chương 1: TỔNG QUAN VỀ ĐỀ TÀI 1.1 Đặt vấn đề 1.2 Mục tiêu 1.3 Đối tượng nghiên cứu 1.4 Phạm vi nghiên cứu 1.5 Nhiệm vụ đề tài 1.6 Bố cục đồ án Chương 2: CƠ SỞ LÝ THUYẾT 2.1 Tổng quan hệ thống thông tin số 2.1.1 2.2 Định nghĩa Điều chế số 2.2.1 Điều chế tín hiệu 2.2.2 Nguyên lý điều chế 2.2.3 Điều chế số 2.2.4 Các phương pháp điều chế thông dụng 2.2.5 2.3 Giải điều chế Điều chế QPSK vi 2.3.1 Biểu thức QPSK 11 2.3.2 Giản đồ vector QPSK 12 2.3.3 Phổ tín hiệu QPSK 15 Chương 3: THIẾT KẾ VÀ XÂY DỰNG HỆ THỐNG 17 3.1 Yêu cầu hệ thống 17 3.2 Sơ đồ khối chức khối hệ thống 17 3.2.1 Mạch điều chế QPSK 17 3.2.2 Hoạt động hệ thống 18 3.2.3 Mạch giải điều chế QPSK 18 3.2.4 Hoạt động hệ thống 19 Chương 4: THIẾT KẾ HỆ THỐNG TRÊN PHẦN MỀM XILINX ISE 20 4.1 Giới thiệu phần mềm ISE Design Suite 20 4.2 Xây dựng sơ đồ khối thực thi 20 4.2.1 Mạch điều chế QPSK 21 4.2.2 Mạch giải điều chế QPSK 27 4.3 Viết lưu đồ giải thuật hệ thống 34 4.3.1 Lưu đồ cho trình điều chế QPSK 34 4.3.2 Lưu đồ cho trình giải điều chế QPSK 46 Chương 5: KẾT QUẢ THỰC HIỆN 53 5.1 Kết thiết kế Module điều chế giải điều chế QPSK 53 5.1.1 Khối Module tổng quát 53 5.1.2 Khối điều chế QPSK 56 5.1.3 Khối giải điều chế QPSK 64 5.1.4 Nhận xét đánh giá tổng số tài nguyền xây dựng mơ hình điều chế giải điều chế QPSK 73 Chương 6: KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN 80 6.1 Kết luận 80 6.2 Hạn chế định hướng phát triển tương lai 80 vii Hình 14: Ngưỡng I, Q có giá trị đầu vào Tiếp theo, chu kỳ thứ ba xung “o_fc_clk_I” “o_fc_clk_Q”, lọc thông thấp lúc sẽ nhận giá trị liệu đầu vào đưa tới Sau hoàn thành đủ giá trị lọc, thời điểm xung cạnh lên “o_fc_clk_I”, ta sẽ xét giá trị thời điểm tín hiệu “o_LPF_I” “o_LPF_Q” Dựa vào bảng mã hóa, ta xác định giá trị “o_LPF_I” lúc 8602462, tương ứng với dương nên ngưỡng “I” sẽ “1” Giá trị “o_LPF_Q” lúc 19809438, tương ứng với dương nên ngưỡng “Q” sẽ “0” Hình 15: Ngưỡng I, Q có giá trị đầu vào 69 - Tiếp theo, chu kỳ thứ tư xung “o_fc_clk_I” “o_fc_clk_Q”, lọc thông thấp lúc sẽ nhận giá trị liệu đầu vào đưa tới Sau hoàn thành đủ giá trị lọc, thời điểm xung cạnh lên “o_fc_clk_I”, ta sẽ xét giá trị thời điểm tín hiệu “o_LPF_I” “o_LPF_Q” Dựa vào bảng mã hóa, ta xác định giá trị “o_LPF_I” lúc -8602462, tương ứng với âm nên ngưỡng “I” sẽ “0” Giá trị “o_LPF_Q” lúc -19809438, tương ứng với âm nên ngưỡng “Q” sẽ “1” Hình 16: Ngưỡng I, Q có giá trị đầu vào Tiếp theo, chu kỳ thứ năm xung “o_fc_clk_I” “o_fc_clk_Q”, lọc thông thấp lúc sẽ nhận giá trị liệu đầu vào đưa tới Sau hoàn thành đủ giá trị lọc, thời điểm xung cạnh lên “o_fc_clk_I”, ta sẽ xét giá trị thời điểm tín hiệu “o_LPF_I” “o_LPF_Q” Dựa vào bảng mã hóa, ta xác định giá trị “o_LPF_I” lúc -20807026, tương ứng với âm nên ngưỡng “I” sẽ “0” Giá trị “o_LPF_Q” lúc 7604874, tương ứng với dương nên ngưỡng “Q” sẽ “0” 70 Hình 17: Ngưỡng I, Q có giá trị đầu vào Sau xác định ngưỡng bit “I” “Q”, ta nhận thấy lúc “IQ” symbol mà bên phía truyền Cơng việc cịn lại cuối q trình giải điều chế ta tiến hành khởi tạo tín hiệu “o_clk_data” giống với tín hiệu “o_clk_data” bên phía điều chế để tách symbol thành bit nhận chuỗi liệu ban đầu Chuỗi liệu sẽ nhận từ bit có trọng số cao tới bit có trọng số thấp ( 0) Cuối cùng, nhận đủ bit liệu, tín hiệu “o_Rx_Ready” sẽ khởi tạo thiết lập lên mức “1” để kết thúc trình giải điều chế Chuỗi liệu cuối sau thực giải điều chế ta thu “11100100”, so với chuỗi liệu ban đầu chưa điều chế “11100100” hồn tồn xác 71 5.1.3.3 Kết mô hoạt động điều chế giải điều chế QPSK Sau hồn thành q trình mơ hoạt động điều chế giải điều chế QPSK, ta tổng hợp tồn hai q trình thành kết lại sau: Hình 18: Kết hai trình điều chế QPSK giải điều chế QPSK thực mô Xilinx 72 5.1.4 Nhận xét đánh giá tổng số tài nguyền xây dựng mơ hình điều chế giải điều chế QPSK 5.1.4.1 Kiểm chứng kết mô phỏng, so sánh với dạng sóng tự thiết kế a Quá trình điều chế QPSK Để đánh giá xác hoạt động điều chế QPSK, nhóm chúng em tiến hành xây dựng dạng sóng mong muốn để đối chiếu xác định xác kết thực q trình mơ Hình 19: Dạng waveform mong muốn điều chế QPSK 73 Hình 20: Dạng waveform sau thực mô điều chế QPSK Có thể thấy sau xây dựng khối module tiến hành chạy mô kết quả, ta nhận thấy kết mô cho kết trình điều chế QPSK đáp ứng so với yêu cầu ban đầu mà ta đặt Các khối module tách bit, khối mã hóa, khối nhân, khối cộng cho kết hồn tồn xác 74 b Quá trình giải điều chế QPSK Tương tự trình điều chế, trình giải điều chế QPSK, nhóm chúng em tiến hành xây dựng dạng sóng để kiểm tra làm sở kiếm tra tính sai giải điều chế Hình 21: Dạng waveform mong muốn giải điều chế QPSK 75 Hình 22: Dạng waveform sau thực mô giải điều chế QPSK Giống điều chế, ta nhận thấy kết mô cho kết trình giải điều chế QPSK đáp ứng so với yêu cầu ban đầu mà ta đặt Các khối module khối nhân, lọc, so sánh ngưỡng, cho kết hoàn toàn xác Kết thúc q trình giải điều chế, chuỗi liệu thu hồn tồn xác với chuỗi liệu ban đầu, không xảy lỗi hai trình điều chế giải điều chế 76 5.1.4.2 Tổng số tài nguyên sử dụng Bảng 3: Tổng số tài nguyên transistor sử dụng Số lượng 30 60 30 3 157 1 5.1.4.3 Công suất tiêu thụ điều chế giải điều chế QPSK Bảng 4: Bảng công suất tham khảo điều chế QPSK Nhiệt độ môi trường Nhiệt độ giao Công suất động Công suất tĩnh Tổng công suất tiêu thụ Asraf Mohamed Moubark, Mohd Alauddin Mohd Ali, Hilmi Sanusi and Sawal Md Ali (2013), “FPGA Implementation of Low Power Digital QPSK Modulator Using Verilog HDL,” Journal of Applied Science 77 Bảng 5.4 tổng công suất tiêu thụ điều chế QPSK mà nhóm tìm hiểu, liệu theo báo nghiên cứu Bảng 5: Bảng công suất điều chế QPSK mô Xilinx Nhiệt độ môi trường Nhiệt độ giao Công suất động Công suất tĩnh Tổng công suất tiêu thụ Bảng 5.5 kết đo công suất tiêu thụ điều chế QPSK mà nhóm tiến hành thiết kế mô phần mềm Xinlinx ISE Bảng 6: Bảng công suất giải điều chế QPSK mô Xilinx Nhiệt độ môi trường Nhiệt độ giao Công suất động Công suất tĩnh Tổng công suất tiêu thụ Bảng 5.6 kết đo công suất tiêu thụ điều chế QPSK mà nhóm tiến hành thiết kế mô phần mềm Xinlinx ISE 5.1.4.4 Nhận xét  Module điều chế giải điều chế QPSK xây dựng thỏa mãn đáp ứng yêu cầu truyền liệu mong muốn nhận liệu truyền đến mà khơng có lỗi  Q trình hoạt động diễn ổn định xác, với mong muốn đặt nhóm 78  Bộ điều chế giải điều chế hoạt động xác ta thay đổi chuỗi liệu đầu vào khác  Tổng số tài nguyên sử dụng nhiều, cần nhiều linh kiện để tạo ra, chưa tối ưu hóa sản phẩm  Chưa tối ưu hóa cơng suất tiêu thụ 79 Chương 6: KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN 6.1 Kết luận Qua đề tài “Tìm hiểu thiết kế điều chế giải điều chế QPSK ngôn ngữ Verilog HDL”, nhóm nghiên cứu vấn đề sau:  Tìm hiểu hoạt động điều chế số  Tìm hiểu trình truyền nhận liệu tín hiệu QPSK  Xây dựng hệ thống truyền nhận liệu đơn giản  Tìm hiểu ngơn ngữ Verilog cho lập trình mơ trình điều chế giải điều chế phần mềm Xilinx ISE  Tính số cổng transistor module xem linh kiện cần thiết để tạo khối hoàn chỉnh 6.2 Hạn chế định hướng phát triển tương lai a Những hạn chế khó khăn:  Khó khăn tiếp cận với điều chế số, chế độ truyền nhận hệ thống  Chưa tối ưu hóa thuật tốn việc kết nối khối điều chế giải điều chế với  Chưa tối ưu hóa mặt tài ngun cơng suất  Các giải thuật chưa đơn giản, q phức tạp q trình viết thuật tốn 80 b Định hướng phát triển:  Trong tương lai, nhóm sẽ tiếp tục phát triển thêm điều chế giải điều chế QPSK  Đơn giản hóa hệ thống này, cho phép truyền chuỗi liệu có kích thước lớn hơn, đa dạng  Tối ưu hóa liệu, tăng thêm việc kết nối module phụ mà giữ mục tiêu đặt  Giảm công suất tiêu thụ, giảm linh kiện thiết kế giữ chất 81 TÀI LIỆU THAM KHẢO [1] Asraf Mohamed Moubark, Mohd Alauddin Mohd Ali, Hilmi Sanusi and Sawal Md Ali (2013), “FPGA Implementation of Low Power Digital QPSK Modulator Using Verilog HDL,” Journal of Applied Science [2] TS Phan Văn Ca (2016), “Giáo trình Hệ Thống Viễn Thơng”, Nhà xuất ĐHQG-TP Hồ Chí Minh, 274 trang [3] Nguyễn Việt Hùng, Nguyễn Ngơ Lâm, Nguyễn Văn Phúc (2011), “Giáo trình Kỹ Thuật Truyền Số Liệu”, Đại học Sư Phạm Kỹ Thuật TP Hồ Chí Minh, 345 trang [4] Nguyễn Hải Dương, “https://kysudien.wordpress.com/,” 09 09 2013 [Online] Available: https://kysudien.wordpress.com/2013/09/09/ly-do-can-dieu-che-va-cacloai-dieu-che-tin-hieu/ [Accessed 14 03 2022] [5] Mohammad Amin Karami, “https://www.allaboutcircuits.com/,” 13 07 2017 [Online] Available: https://www.allaboutcircuits.com/technicalarticles/implementing-a-low-pass-filter-on-fpga-with-verilog/ [Accessed 06 04 2022] [6] labAlive, “https://www.etti.unibw.de/,” 2020 [Online] https://www.etti.unibw.de/labalive/experiment/qpsksignalgeneration/ 14 04 2022] Available: [Accessed [7] Marco Winzker, “https://www.youtube.com,” 13 01 2020 [Online] Available: https://www.youtube.com/watch?v=Fjy8vw9gi8c&ab_channel=MarcoWinzker [Accessed 19 04 2022] 82