Báo cáo thiết kế hệ thống số phần modelsim phần quartus

TRƯỜNG ĐẠI HỌC CẦN THƠ KHOA CÔNG NGHỆ  BÁO CÁO THIẾT KẾ HỆ THỐNG SỐ Giảng viên hướng dẫn : GV: TS.Thầy Nguyễn Cao Quí Sinh viên thực : HỌ TÊN : Phan Quốc Việt MSSV: Cần Thơ, tháng 06 năm 2020 B1708919 NỘI DUNG A.PHẦN MODELSIM I CỔNG AND II CỔNG OR III CỔNG NAND IV CỔNG NOR V CỔNG NOT VI CỔNG EX-OR VII CỔNG EX-NOR B PHẦN QUARTUS I MẠCH ĐẾM 16 BIT II MẠCH CỘNG TRỪ NHỊ PHÂN III MẠCH CỘNG BCB V CỔNG EX-NOR VI CỔNG NOR VII VIII CỔNG NAND CỔNG OR A PHẦN MODELSIM I CỔNG AND Cổng AND cổng logic dùng để thực hàm AND hai hay nhiều biến Cổng AND có ngõ vào tùy thuộc số biến ngõ a) Đặc tính tốn học Phương trình cổng AND có ngõ vào: Trong biểu thức dấu "." tượng trưng cho phép tốn nhân bình thường mà tượng trưng cho phép tốn AND, đơi bỏ ln dấu chấm "." (0) Ngõ cổng AND mức cao (1) tất ngõ vào mức cao (1) Khi có ngõ vào mức thấp (0) ngõ mức thấp bất chấp ngõ vào lại b) Bảng thật c) ký hiệu d) Phần code module LAB2 (Y,A_LED,B_LED,A,B); input A,B; output Y; output A_LED; output B_LED; assign Y=A&B; assign A_LED=A; assign B_LED=B; endmodule module LAB2_testbench(); reg A_tb; reg B_tb; wire Y_tb; LAB2 testbench( A(A_tb), B(B_tb), Y(Y_tb) ); initial begin #5 A_tb=1'b0; B_tb=1'b0; #5 A_tb=1'b0; B_tb=1'b1; #5 A_tb=1'b1; B_tb=1'b0; #5 A_tb=1'b1; B_tb=1'b1; end endmodule e) II Kết mô CỔNG OR Cổng OR dùng để thực hàm OR hay nhiều biến Cổng OR có số ngã vào tùy thuộc số biến ngã a) Đặc tính tốn học Có nhất đầu ngã vào đầu ngã Đầu có đầu vào 1, trường hợp khác đầu b)Bảng thật c) Ký hiệu d)Code module LAB2 (Y,A_LED,B_LED,A,B); input A,B; output Y; output A_LED; output B_LED; assign Y=A|B; assign A_LED=A; assign B_LED=B; endmodule module LAB2_testbench(); reg A_tb; reg B_tb; wire Y_tb; LAB2 testbench( A(A_tb), B(B_tb), Y(Y_tb) ); initial begin #5 A_tb=1'b0; B_tb=1'b0; #5 A_tb=1'b0; B_tb=1'b1; #5 A_tb=1'b1; B_tb=1'b0; #5 A_tb=1'b1; B_tb=1'b1; end endmodule e) Kết mô III CỔNG NAND Là kết hợp cổng AND cổng NOT a) Đặc tính tốn học Tương tự cổng AND, cổng NAND ta dùng ngã vào làm ngã kiểm soát Khi ngã kiểm soát = 1, cổng mở cho phép tín hiệu logic ngã vào cịn lại qua cổng bị đảo, ngã kiểm soát = 0, cổng đóng, ngã ln Khi nối tất ngã vào cổng NAND lại với nhau, hoạt động cổng đảo b) Bảng thật c) Ký hiệu d) Code module LAB2 (C,Y,A_LED,B_LED,A,B); input A,B; output Y; output C; output A_LED; output B_LED; assign Y=A&B; assign A_LED=A; assign B_LED=B; assign C=~Y; endmodule module LAB2_testbench(); reg A_tb; reg B_tb; wire Y_tb; wire C_tb; LAB2 testbench( A(A_tb), B(B_tb), Y(Y_tb), C(C_tb)); initial begin #5 A_tb=1'b0; B_tb=1'b0; #5 A_tb=1'b0; B_tb=1'b1; #5 A_tb=1'b1; B_tb=1'b0; #5 A_tb=1'b1; B_tb=1'b1; end endmodule e) Kết mô IV CỔNG NOR Là kết hợp cổng OR cổng NOT a) Đặc tính tốn học Là kết hợp cổng OR cổng NOT Thực lúc chức OR NOT Có hay nhiều ngã vào có ngã b)Bảng thật c) Ký hiệu d)Code module LAB2 (C,Y,A_LED,B_LED,A,B); input A,B; output Y; output C; output A_LED; output B_LED; assign Y=A|B; assign A_LED=A; assign B_LED=B; assign C=~Y; endmodule module LAB2_testbench(); reg A_tb; reg B_tb; wire Y_tb; A_tb=1'b1; B_tb=1'b1; #5 A_tb=1'b0; B_tb=1'b0; end endmodule e) Kết mô B PHẦN QUARTUS MẠCH ĐẾM 16 BIT Mô tả hoạt động đếm lên đếm từ đến 15 Code module mux( sw_in,sw_dk,LED_in,LED_dk,LED_out,LED_out0); input wire[7:0] sw_in; input [2:0] sw_dk; output [7:0] LED_in; output [2:0] LED_dk; output reg [7:0] LED_out; output [6:0] LED_out0; integer num, kq=0,dv =0; SEG7_2(.num(dv),.seg7(LED_out0)); always@(sw_in) begin case(sw_dk) 3'h0: begin LED_out[0]=sw_in[0]; LED_out[1]=0; LED_out[2]=0; LED_out[3]=0; LED_out[4]=0; LED_out[5]=0; LED_out[6]=0; LED_out[7]=0; end 3'h1: begin LED_out[1]=sw_in[1]; LED_out[0]=0; LED_out[2]=0; LED_out[3]=0; LED_out[4]=0; LED_out[5]=0; LED_out[6]=0; LED_out[7]=0; end DEMO THỰC TẾ