Báo cáo thí nghiệm thiết kế vi mạch tương tự và hỗn hợp

ĐẠI HỌC QUỐC GIA TP.HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC BÁCH KHOA KHOA ĐIỆN – ĐIỆN TỬ BỘ MÔN ĐIỆN TỬ -o0o - BÁO CÁO THÍ NGHIỆM THIẾT KẾ VI MẠCH TƯƠNG TỰ VÀ HỖN HỢP GVHD: ĐỖ HUY KHANG SVTH: LIỄU THỊ CẨM GIANG MSSV: 1810123 TP HỒ CHÍ MINH, THÁNG NĂM 2022 EE3121_L01 GVHD: Đỗ Huy Khang TĨM TẮT BÁO CÁO THÍ NGHIỆM Báo cáo trình bày phần thực thí nghiệm Bài tập lớn môn Thiết kế Vi mạch tương tự hỗn hợp Báo cáo thể trình, tìm hiểu, thực thiết kế mơ mạch analog design với hỗ trợ phần mềm Cadance Virtuoso Em chân thành cảm ơn cô Phan Võ Kim Anh tận tâm hướng dẫn chúng em qua buổi học lý thuyết hỗ trợ nhiệt tình anh Đỗ Huy Khang buổi hướng dẫn thí nghiệm Qua báo cáo, giúp em có thêm nhiều kiến thức việc thiết kế mạch phần mềm, củng cố kiến thức lý thuyết học, tích lũy thêm kinh nghiệm cho luận văn tốt nghiệp tới ii EE3121_L01 GVHD: Đỗ Huy Khang MỤC LỤC PHẦN THÍ NGHIỆM Chương Khảo sát đặc tính MOS A Khảo sát đặc tuyến NMOS B Khảo sát đặc tuyến PMOS C Khảo sát hiệu ứng bậc NMOS 10 Chương Khảo sát mạch opamp common source 12 Chương Khảo sát inverter ADEXL 18 Chương Khảo sát mạch current mirror 21 PHẦN BÀI TẬP LỚN 25 Tổng quan mạch LDO 25 Nguyên lý hoạt động mạch LDO 26 Yêu cầu thiết kế LDO 26 Thiết kế schematic 26 iii EE3121_L01 GVHD: Đỗ Huy Khang PHẦN THÍ NGHIỆM Chương Khảo sát đặc tính MOS A Khảo sát đặc tuyến NMOS Khảo sát đặc tuyến I/V Sơ đồ mạch testbench để khảo sát đặc tuyến NMOS Thông số NMOS sử dụng thư viện TSMC 65nm: Width Length Khảo sát đáp ứng VDS VGS VBS DC 200nm 60nm → 1.5V 1V 0V 1.1 Khảo sát đặc tuyến ID/VDS Cố định giá trị Vgs 1, quét (sweep) biến Vds từ đến 1.5 để khảo sát đặc tuyến thay đổi ID theo VDS EE3121_L01 GVHD: Đỗ Huy Khang Nhận xét: Khi tăng dần điện áp VDS, NMOS chuyển từ miền triode (dòng Id tăng gần tuyến tính) sang miền bão hịa ( dịng I d không cố định mà tăng nhẹ theo Vds, nguyên nhân tượng channel length modulation) 1.2 Khảo sát đặc tuyến ID/VGS Cố định giá trị Vds 1.5, quét (sweep) biến Vgs từ đến 1.5 để khảo sát đặc tuyến thay đổi ID theo VDS EE3121_L01 GVHD: Đỗ Huy Khang Nhận xét: Khi Vgs có giá trị thaaos, NMOS trạng thái cut-off Lúc dòng Id bé Khi Vgs tăng dần, NMOS chuyển sang trạng thái active vào miền saturation Vds lớn Câu hỏi: Từ đặc tuyến khảo sát trên, bạn hảy đề nghị cách đo giá trị điện áp ngưỡng (VTH) NMOS ? Trả lời: Thực lấy đặc tuyến Id-Vgs Khi quan hệ Id Vgs quan hệ tuyến tính, thơng qua phương trình bên Ta xác định Vth cách tương đối cách lấy tiệm cận đường √I D giao với trực Ox Khi giá trị giao điểm giá trị Vth cần tìm EE3121_L01 GVHD: Đỗ Huy Khang Đặc tuyến ID/VDS thay đổi VGS, chiều rộng chiều dài kênh dẫn 2.1 Đặc tuyến ID/VDS thay đổi VGS Nhận xét: Với tất giá trị Vgs NMOS bật Khi Vgs có giá trị cao dịng Id lớn 2.2 Đặc tuyến ID/VDS thay đổi chiều dài kênh dẫn Quét biến Vds từ đến 1.5, Length với giá trị 90nm, 180nm, 270nm, 360nm EE3121_L01 GVHD: Đỗ Huy Khang Nhận xét: Chiều dài kênh dẫn L lớn dịng Id qua NMOS thấp Điều hồn tồn hợp lý với phương trình dịng Id miền bão hịa Có thể thấy, với chiều dài kênh dẫn ngắn, độ dốc đặc tuyến miền bão hòa lớn Ngược lại, chiều dài kênh dẫn tăng dần, độ dốc đặc tuyến giảm dần Điều đặc điểm tượng channel length modulation có ảnh hưởng lớn NMOS có kênh dẫn ngắn 2.3 Đặc tuyến ID/VDS thay đổi chiều rộng kênh dẫn Quét biến Vds từ đến 1.5, Length với giá trị 200nm, 250nm, 300nm, 350nm EE3121_L01 GVHD: Đỗ Huy Khang Nhận xét: Ta thấy W lớn ID lớn, mối hệ W ID tỷ lệ thuận Điều hợp lý với phương trình dịng Id miền bão hòa B Khảo sát đặc tuyến PMOS Khảo sát đặc tuyến I/V Sơ đồ mạch testbench để khảo sát đặc tuyến PMOS EE3121_L01 GVHD: Đỗ Huy Khang Thông số PMOS sử dụng thư viện TSMC 65nm: Width Length Khảo sát đáp ứng VSD VSG VSB 200nm 60nm DC → 1.5V 1V 0V 1.1 Khảo sát đặc tuyến ID/VDS Cố định giá trị Vsg 1, quét (sweep) biến Vsd từ đến 1.5 để khảo sát đặc tuyến thay đổi ID theo VSD Nhận xét: Khi tăng dần điện áp VSD, PMOS chuyển từ miền triode (dịng Id tăng gần tuyến tính theo VSD) sang miền bão hòa ( dòng I d không cố định mà tăng nhẹ theo Vsd, nguyên nhân tượng channel length modulation) 1.1 Khảo sát đặc tuyến ID/VSG Cố định giá trị Vsd 1.5, quét (sweep) biến Vsg từ đến 1.5 để khảo sát đặc tuyến thay đổi ID theo VSG EE3121_L01 GVHD: Đỗ Huy Khang *RL = 10k *RL = 100k Nhận xét: Mạch thể khả khuếch đại tín hiệu Khi sử dụng tải điện trở có giá trị 100 kOhm, độ lợi mạch lớn Pha tín hiệu ngõ vào ngõ lệch pha 180 độ 14 EE3121_L01 GVHD: Đỗ Huy Khang B Tải diode connected Khảo sát đáp ứng DC Quét biến Vin = đến 1.2V, Vsup = 1.2V  Có thể thấy, quan hệ Vin Vout tương đối tuyến tính, phù hợp với lý thuyết mạch khuếch đại CS sử dụng tải phần tử diode 15 EE3121_L01 GVHD: Đỗ Huy Khang ▪ Câu hỏi đặt tại Vin = V có tượng sụt áp ngõ (ngõ đạt 1.1V)? Điều Vin xấp xỉ M1 phải tắt tượng sub threshold conduction mà tồn dòng qua NMOS nằm Do dòng nhỏ nên Vgs2 xấp xỉ gần Vth,p Kết Vout = Vdd + Vth p làm cho điện áp ngõ thời điểm ban đầu bị sụt áp xấp xỉ lượng Vth2 Khảo sát Transient  Có thể thấy rằng, mạch có đặc điểm tương tự mạch sử dụng tải trở độ lợi mạch tương đối thấp Để tăng độ lợi mạch, ta cần tăng kích thước PMOS 16 EE3121_L01 GVHD: Đỗ Huy Khang C Tải Active (Vbias = Vdd/2) Khảo sát đáp ứng DC Quét biến Vin = đến 1.2V, Vsup = 1.2V 17