đồ án :FPGA và ứng dụng trong WiMAX

đồ án :FPGA và ứng dụng trong WiMAX.Với mục đích nghiên cứu tính khả thi của FPGA cho WiMAX nên bố cục của đồ án gồm ba chương cụ thể như sau:Chương 1: Tổng quan về FPGA.Chương này trình bày tổng quan về FPGA, các công cụ và các đề án liên quan đến FPGA, Xilinx FPGA - một công ty dẫn đầu trong thị trường FPGA với các sản phẩm của hãng.Chương 2: Các đặc trưng của WiMAXTrình bày tóm tắt các hoạt động của nhóm IEEE 802.16 và sự liên quan của nó tới WiMAX, những nét đặc trưng nổi bật của WiMax và trình bày ngắn gọn những nét đặc trưng của lớp vật lý và lớp MAC của WiMax. Trên phương diện của dịch vụ cũng như chất lượng của dịch vụ, bảo mật và tính di động, sẽ được bàn thảo và một kiến trúc mạng liên quan sẽ được giới thiệu.Chương 3: Ứng dụng của FPGA trong WiMAXTrình bày nền tảng phần cứng cho WiMAX với các thách thức khi thực thi hệ tthống WiMAX, trên cơ sở đó miêu tả cách thực thi hệ thống dựa trên FPGA. Chương này cũng giới thiệu về bộ mã hoá LDPC đựa trên FPGA của Xilinx.Được sự quan tâm giúp đỡ chỉ bảo tận tình trong nghiên cứu và cung cấp tài liệu của thầy giáo KS. Nguyễn Viết Đảm và ý kiến đóng góp của các thầy cô giáo trong bộ môn vô tuyến cùng với sự cố gắng, nỗ lực của bản thân đồ án được hoàn thành với nội dung được giao ở mức độ và phạm vi nhất định. Tuy nhiên do trình độ và thời gian có hạn, đồ án chắc chắn không tránh khỏi những sai sót, kính mong các thầy cô giáo và các bạn sinh viên chỉ bảo đóng góp ý kiến chỉnh sửa và định hướng nội dung cho hướng phát triển tiếp theo.Em xin chân thành cảm ơn thầy giáo KS. Nguyễn Viết Đảm đã tận tình giúp đỡ trong thời gian học tập và làm đồ án tốt nghiệp.

MỤC LỤC

THUẬT NGỮ VIẾT TẮT iii

DANH MỤC HÌNH VẼ vii

DANH MỤC BẢNG BIỂU viii

LỜI NÓI ĐẦU 1

CHƯƠNG I: TỔNG QUAN VỀ FPGA 3

1.1 Mở đầu 3

1.2 Tổng quan về FPGA 3

1.3 Xilinx FPGAs 5

1.3.1 Virtex-II CLB 6

1.3.2 Virtex-II IOB 8

1.3.3 Virtex-II Clock Tiles 8

1.4 Một số công trình, dự án liên quan đến FPGA 9

1.4.1 VTsim 9

1.4.2 JHDL 11

1.4.3 JBits 12

1.4.4 ADB 14

1.4.5 JHDLBits 15

1.5 Những cải tiến JHDLBits và JBits 16

1.6 Kết luận 18

CHƯƠNG II CÁC ĐẶC TRƯNG CỦA WiMAX 19

2.1 Mở đầu 19

2.2 WiMax và nền tảng IEEE 802.16 19

2.3 Những nét đặc trưng nổi bật của WiMax 24

2.4 Lớp vật lý WiMax 27

2.4.1 Cơ sở OFDM 27

2.4.2 Những lợi thế và bất lợi của OFDM 28

2.4.3 Các tham số OFDM trong WiMax 29

2.4.4 Kênh con hoá: OFDMA 32

2.4.5 Cấu trúc khung và khe 33

2.4.6 Mã hoá và điều chế thích ứng trong WiMax 35

2.4.7 Tốc độ dữ liệu lớp vật lý 35

2.5 Tổng quan lớp MAC 37

2.5.1 Các kỹ thuật truy nhập kênh 37

2.5.2 Chất lượng dịch vụ 38

2.5.3 Tính năng tiết kiệm công suất 41

2.5.4 Hỗ trợ tính di động 42

2.5.5 Các chức năng bảo mật 44

2.5.6 Các dịch vụ quảng bá và multicast 45

2.6 Đặc tính tiên tiến để nâng cao hiệu năng 45

2.6.1 Các hệ thống ăng-ten tiên tiến 45

2.6.2 Hybrid-ARQ 46

2.6.3 Tăng tái sử dụng tần số 47

2.7 Kiến trúc mạng tham chiếu 47

2.8 Mô tả hiệu năng 50

2.8.1 Hiệu quả phổ và thông lượng 51

2.8.2 Năng lượng dự trữ kết nối mẫu và vùng phủ sóng 52

2.9 Kết luận 52

CHƯƠNG III ỨNG DỤNG CỦA FPGA TRONG WiMAX 54

3.1 Mở đầu 54

3.2 Nền tảng về phần cứng cho WiMAX 54

3.2.1 Thách thức khi thực hiện: 54

3.2.2 FPGA-Giải pháp đúng đắn 55

3.3 Thiết kế hệ thống WiMAX dựa trên FPGA 56

3.3.1 Tốc độ xử lí 57

3.3.2 Tính linh hoạt 58

3.3.3 Thời gian đưa ra thị trường 59

3.3.4 Thiết kế tham khảo và khối thông minh ở lớp vật lý của WiMAX 59

3.3.5 Công cụ và phần mềm phát triển 63

3.3.6 Đường lối giảm chi phí 65

3.4 Bộ mã hóa LDPC dựa trên FPGA 66

3.4.1 Giới thiệu 66

3.4.2 Đặc điểm 66

3.4.3 Tổng quan về chức năng 67

3.4.4 Sơ đồ chân (Pinout) 70

3.4.5 Tham số chạy thực 74

3.4.6 Tham số bộ tạo CORE 75

3.4.7 Sự tích hợp hệ thống 77

3.5 Kết luận 78

KẾT LUẬN 80

TÀI LIỆU THAM KHẢO 82

THUẬT NGỮ VIẾT TẮT

A

AAS Advanced Antenna Systems Các hệ thống anten cải tiến

ADB Alternate wire DataBase Cơ sở dữ liệu dây thay thế

AES Advanced Encryption Standard Tiêu chuẩn mã hoá tiên tiến

AMC Adaptive Modulation and Coding Mã hoá và điều chế thích ứngAPI Application Programming Interface Giao diện lập trình ứng dụng ARQ Automatic Retransmission Requests Các yêu cầu tái truyền dẫn tự độngASIC Application Specific Integrated Circuit Vi mạch tích hợp ứng dụng

ASN-GW Access Service Network Gateway Cổng mạng dịch vụ truy nhậpASP Application Service Provider Nhà cung cấp dịch vụ ứng dụngATM Asynchronous Transfer Mode Phương thức truyền thông không

đồng bộ

B

BPSK Binary Phase Shift Keying Điều chế pha nhị phân

BSC Base Station Controllers Các bộ điều khiển trạm gốc

BST Base Station Transceivers Các bộ thu phát trạm gốc

C

CLB Configurable Logic Block Khối logic cho phép đặt cấu hình CQICH Channel Quality Indicator Channel Kênh chỉ thị chất lượng kênh

D

DCI Digitally Controlled Impedance Trở kháng điều khiển kỹ thuật số DCM Digital Clock Manager Bộ quản lý clock kỹ thuật số

DHCP Dynamic Host Control Protocol Giao thức điều khiển máy chủ độngDOCSIS Data Over Cable Service Interface

Specifications Các đặc trưng giao diện dịch vụ dữ liệu qua cáp

DVB-H Digital Video Broadcast-Handheld Quảng bá video số cầm tay

FBSS Fast Base Station Switching Chuyển mạch trạm gốc nhanh

FDD Frequency Division Duplexing Song công phân chia theo tần sốFEC Forward Error Correction Hiệu chỉnh lỗi phía trước

FIPS Federal Information Processing

GPRS General Packet Radio Service Dịch vụ vô tuyến gói chung

GUI Graphical User Interface Giao diện đồ hoạ người dùng

IFFT Inverse Fast Fourier Transform Biến đổi Fourier nhanh ngượcIMS IP Multimedia Subsystem Hệ thống con đa phương tiện IP

ISI Intersymbol Interference Nhiễu giữa các ký hiệu

L

LDPC Low-Density Parity Check Kiểm tra chẵn lẻ mật độ thấp

MBS Multicast and Broadcast Services Các dịch vụ Broadcast và MulticastMDHO Macro Diversity Handover Chuyển giao phân tập Macro

MPDU MAC Protocol Data Units Các đơn vị dữ liệu giao thức MACMSDU MAC Service Data Units Các đơn vị dữ liệu dịch vụ MAC

N

nrtPS Non real time Polling Service Dịch vụ thăm dò không thời gian

thựcNSP Network Serivices Provider Nhà cung cấp các dịch vụ mạng

O

OFDM Orthogonal Frequency Division

Multiplexing

Ghép kênh phân chia theo tần số

OFDMA Orthogonal Frequency Division

Multiple Access

Đa truy nhập phân chia theo tần số trực giao

P

PLD Programmable Logic Device Thiết bị logic khả trình

PSTN Public Switch Telephone Network Mạng điện thoại chuyển mạch công

cộngPUSC Partial Usage of Subcarriers Các sóng mang con sử dụng một

phần

Q

QAM Quandrature Amlitude Modulation Điều chế biên độ trực giao

QPSK Quadrature Phase Shift Keying Điều chế khoá pha trực giao

R

rtPS Real-time Polling Services Các dịch vụ thăm dò thời gian thực

S

SINR Signal to Interference plus Noise Ratio Tỷ lệ tín hiệu trên nhiễu và tạp âm

SGSN Serving GPRS Support Node Nút hỗ trợ GPRS phục vụ

T

TDD Time Division Duplexing Song công phân chia theo thời gianTDM Time Division Multiplexing Ghép kênh phân chia theo thời gianTDMA Time Division Multiple Access Đa truy nhập phân chia theo thời

gian

U

UGS Unsolicited Grant Services Các dịch vụ hỗ trợ tự nguyện

W

WiMAX Worldwide Interoperability for

Microwave Access Khả năng khai thác liên mạng trên toàn cầu đối với truy nhập vibaWMAN Wireless Metropolitan Area

DANH MỤC HÌNH VẼ

Hình 1 1: Bốn lĩnh vực thiết kế chính của FPGA 3

Hình 1 2: Kết cấu bên trong FPGA 4

Hình 1 3: Sơ đồ tile Virtex-II FPGA 5

Hình 1 4: Bố trí chức năng của LE 6

Hình 1 5: Các vùng I/O đối với gói nối dây (trái) và flip-chip (phải) 8

Hình 1 6: Dòng thiết kế JHDL 11

Hình 1 7: Dòng thiết kế JBits 13

Hình 1 8: Dòng thiết kế JHDLBits 15

Hình 1 9: Quá trình xác nhận dòng bit 18

Hình 2 1: Một mẫu cấu trúc khung TDD cho WiMAX di động 34

Hình 2 2: Các ví dụ về các khung PDU MAC khác nhau 39

Hình 2 3: Kiến trúc mạng WiMAX dựa trên IP 49

Hình 2 4: Thực hiện các chức năng qua các điểm khác nhau 50

Hình 3 1: Sơ đồ tầng thiết bị Stratix II 56

Hình 3 2: Cấu trúc khối DSP của Stratix II 57

Hình 3 3: Nâng cấp hệ thống từ xa với thiết bị Stratix II bằng 3 bước 58

Hình 3 4: Tiến hành xây dựng khung với lược đồ AAS 61

Hình 3 5: Tiến hành chuyển đổi lên kĩ thuật số 63

Hình 3 6: Dòng thiết kế SOPC Builder 65

Hình 3 7: Sơ đồ khối Core LDPC IEEE 802.16 67

Hình 3 8: Đầu vào FD_IN với RFFD (ND cần phải Hight để cho FD_IN hợp lệ) 72

Hình 3 9: Các tín hiệu điều khiển trong dữ liệu đầu vào và đầu ra 72

Hình 3 10: Điều khiển luồng End-to-End với các tín hiệu ND, CTD và RFD 73

Hình 3 11: Ảnh chụp màn hình giao diện người dùng bộ mã hóa LDPC 802.16 76

DANH MỤC BẢNG BIỂU

Bảng 1 1 Kích cỡ và Loại SelectRAM 7

Bảng 2 1: So sánh WiMAX với các công nghệ không dây băng rộng khác 20

Bảng 2 2: Dữ liệu cơ bản trên các tiêu chuẩn IEEE 802.16 21

Bảng 2 3: Các hồ sơ chứng nhận WiMAX cố định và di động 23

Bảng 2 4: Bảng tóm tắt tuỳ chọn phổ cho không dây băng rộng 24

Bảng 2 5: Các tham số mẫu lưu lượng cho các ứng dụng không dây băng rộng 30

Bảng 2 6: Các tham số OFDM được sử dụng trong WiMAX 31

Bảng 2 7: Mã hoá và điều chế hỗ trợ trong WiMAX 36

Bảng 2 8: Tốc độ dữ liệu lớp vật lý tại các băng thông kênh khác nhau 36

Bảng 2 9: Các lưu lượng dịch vụ hỗ trợ trong WiMAX 41

Bảng 2 10: Hiệu quả phổ và thông lượng của WiMAX 51

Bảng 3 1: Sự thực thi FFT và dử dụng thiết bị cho các thiết bị Stratix 61

Bảng 3 2: Kích thước khối và tốc độ mã hóa LDPC 68

Bảng 3 3: Sơ đồ chân tín hiệu Core 71

Bảng 3 4: Giá trị hợp lệ cho RATE đầu vào 74

Bảng 3 5: Các giá trị hợp lệ cho đầu vào BLOCK_SIZE_SEL 75

LỜI NÓI ĐẦU

Có thể nói rằng WiMAX là hệ thống vô tuyến được tích hợp và hội tụ nhiều côngnghệ tiên tiến, tinh tuý vẫn đang trong giai đoạn nghiên cứu, thử nghiệm Tuy nhiên sựthành công của hệ thống này có được phụ thuộc vào rất nhiều yếu tố Trong đó nhân tố cótính chất quyết định là vấn đề công nghệ thực hiện nghĩa là khả năng tích hợp, hội tụnhiều giải thuật phức tạp trên một thiết bị vi mạch nhưng vẫn phải đảm bảo thời gian xử

lý đáp ứng được tính thời gian thực của các loại hình dịch vụ

FPGAs xuất hiện lần đầu tiên vào giữa những năm 1980 nhằm mục đích thay thếcho các mạch logic đa chip bằng giải pháp tự tái cấu hình đơn FPGAs đã có nhữngphát triển mạnh, vượt lên trên vai trò thay thế cho vi mạch logic đa chip Linh kiệnFPGA cho phép cấu hình lại để thay đổi chức năng logic trong khi vẫn đang nằm trong hệthống Khả năng này cho phép nhà thiết kế có thể thoải mái phát triển, dễ dàng thay đổichức năng phần cứng giống như đang thực hiện trên phần mềm.Thậm chí FPGA còn cóthể tự động cấu hình để thực hiện các chức năng khác nhau trong những khoảng thời giankhác nhau Sửdụng FPGA làm cho quá trình thiết kế và kiểm tra phần cứng cũng như khảnăng nhanh chóng tung sản phẩm ra thị trường được dễ dàng hơn Ngoài ra, linh kiệnFPGA còn cho phép khả năng chế tạo các bảng mạch mẫu cũng như các giải pháp giá rẻ

Vì vậy, FPGA là một giải pháp hợp lý để tích hợp, hội tụ nhiều giải thuật phức tạp trênmột thiết bị vi mạch nhưng vẫn phải đảm bảo thời gian xử lý đáp ứng được tính thời gianthực của các loại hình dịch vụ

Nhận thức được ý nghĩa của công nghệ về việc triển khai hệ thống thông tin thế hệ

mới mà cụ thể là WiMAX, đặc biệt dưới sự định hướng của thầy giáo KS Nguyễn Viết

Đảm em đã lựa chọn đề tại nghiên cứu của mình là:

“FPGA và ứng dụng trong WiMAX”

Với mục đích nghiên cứu tính khả thi của FPGA cho WiMAX nên bố cục của đồ ángồm ba chương cụ thể như sau:

Chương 1: Tổng quan về FPGA.

Chương này trình bày tổng quan về FPGA, các công cụ và các đề án liênquan đến FPGA, Xilinx FPGA - một công ty dẫn đầu trong thị trường FPGAvới các sản phẩm của hãng

Chương 2: Các đặc trưng của WiMAX

Trình bày tóm tắt các hoạt động của nhóm IEEE 802.16 và sự liên quan của

nó tới WiMAX, những nét đặc trưng nổi bật của WiMax và trình bày ngắngọn những nét đặc trưng của lớp vật lý và lớp MAC của WiMax Trênphương diện của dịch vụ cũng như chất lượng của dịch vụ, bảo mật và tính diđộng, sẽ được bàn thảo và một kiến trúc mạng liên quan sẽ được giới thiệu

Chương 3: Ứng dụng của FPGA trong WiMAX

Trình bày nền tảng phần cứng cho WiMAX với các thách thức khi thực thi

hệ tthống WiMAX, trên cơ sở đó miêu tả cách thực thi hệ thống dựa trênFPGA Chương này cũng giới thiệu về bộ mã hoá LDPC đựa trên FPGA củaXilinx

Được sự quan tâm giúp đỡ chỉ bảo tận tình trong nghiên cứu và cung cấp tài liệu của

thầy giáo KS Nguyễn Viết Đảm và ý kiến đóng góp của các thầy cô giáo trong bộ môn

vô tuyến cùng với sự cố gắng, nỗ lực của bản thân đồ án được hoàn thành với nội dungđược giao ở mức độ và phạm vi nhất định Tuy nhiên do trình độ và thời gian có hạn, đồ

án chắc chắn không tránh khỏi những sai sót, kính mong các thầy cô giáo và các bạn sinhviên chỉ bảo đóng góp ý kiến chỉnh sửa và định hướng nội dung cho hướng phát triển tiếptheo

Em xin chân thành cảm ơn thầy giáo KS Nguyễn Viết Đảm đã tận tình giúp đỡ

trong thời gian học tập và làm đồ án tốt nghiệp

Hà Nội, ngày… tháng… năm 2008

Người làm đồ án

SV Hoàng Tiến Dũng

CHƯƠNG I: TỔNG QUAN VỀ FPGA

1.1 Mở đầu

Nhằm mục đích đưa ra cái nhìn tổng quan về FPGA, nội dung của chương nàyđược bố trí như sau: Phần đầu sẽ đưa ra cái nhìn ban đầu về FPGA như :định nghĩa,chức năng, cấu trúc của FPGA, phần tiếp theo trình bày về Xilinx FPGA-Một công

ty hàng đầu trong thị trường FPGA , Tiếp đến sẽ trình bày các vấn đề, dự án liên quanđến FPGA như: Vtsim, JHDL, Jbits, JHDLBits, ADB

1.2 Tổng quan về FPGA

FPGAs xuất hiện lần đầu tiên vào giữa những năm 1980 nhằm mục đích thay thếcho các mạch logic đa chip (multi-chip glue logic circuits) bằng giải pháp tái cấu trúcđơn (single reconfigurable solution) FPGAs đã có những phát triển mạnh, vượt lêntrên vai trò thay thế cho vi mạch logic đa chip Hiện nay, các ứng dụng FPGA baogồm: Xử lý tín hiệu và hình ảnh, tăng tốc đồ hoạ, nhận dạng/phân tích mục tiêu quân

sự, mã hoá, tính toán tái cấu trúc, đồng xử lý bộ nhớ off-chip FPGAs được ứng dụngtrong bốn lĩnh vực thiết kế chính: Tạo nguyên mẫu nhanh, mô phỏng, trước đặc chế(pre-production), và đặc chế hoàn toàn Hình 1.1 minh hoạ phạm vi ứng dụng FPGAschia theo bốn lĩnh vực thiết kế

Hình 1 1: Bốn lĩnh vực thiết kế chính của FPGA

FPGAs là kết quả của việc kết hợp hai công nghệ khác nhau: Thiết bị logic khảtrình (PLDs) và Vi mạch bán dẫn chuyên dụng (ASICs) Một bộ PLD đơn giản baogồm một mảng các cổng AND và OR để tạo ra các mạch cơ bản ASICs là các loạichip do người dùng tạo ra, thường được sử dụng trong các ứng dụng lớn do chi phí kỹ

thuật không đệ quy (NREs) cao hơn nhiều so với một chu kỳ FPGAs FPGAs có cấutạo bao gồm hàng ngàn cho tới hàng triệu cổng cùng nhiều tổ hợp, khối logic và côngnghệ xử lý khác nhau

Cấu trúc bên trong của FPGA thường được xây dựng theo dạng tile đối xứng, baogồm một mạng lưới các khối chuyển mạch, logic, kênh dây dẫn, khối vào ra Hình 1.2minh hoạ một ma trận gồm các khối chuyển mạch (SB), kênh dây dẫn và khối logic.Khối chuyển mạch trong kết cấu FPGA là bộ phận nối các dây dẫn bên trong với nhau.Khối chuyển mạch cho phép các đoạn dây ngang chuyển sang các đoạn dây dọc vàngược lại Khối chuyển mạch cũng cho phép các đoạn dây ngang kết nối với các dâyngang khác cũng như dây dọc kết nối với nhau

Hình 1 2: Kết cấu bên trong FPGA

Kích cỡ và thành phần của một khối logic rất khác nhau, tuỳ theo nhà sản xuất vànhu cầu thị trường Ví dụ, FPGAs hướng đến các giải pháp đem lại hiệu quả về chiphí, thường có các khối logic đơn giản hơn là FPGA dành cho các ứng dụng hiệu năngcao Mặc dù thành phần bên trong các khối logic có thể thay đổi theo cấu trúc, nhưng

có hai khối cơ bản bên trong khối logic: phần tử nhớ và bộ tạo hàm Phần tử nhớ giúpcho các nhà thiết kế lưu trữ tạm thời dữ liệu cho đến khi đạt được điều kiện mong đợi

Bộ tạo hàm có thể đặt cấu hình để tạo hàm bất kỳ cho đến số đầu vào của bộ tạo hàm.Tuỳ thuộc vào cấu trúc, một số bộ tạo hàm có thể hoạt động ở các chế độ khác nhaunhư bộ nhớ truy cập ngẫu nhiên (RAM), bộ nhớ chỉ đọc (ROM), hoặc một số chế độphức tạp hơn như thanh ghi thay đổi (shift registers) FPGAs được đặt cấu hình thông

qua một dòng bit nạp trong thiết bị Dòng bít là một file tạo ra bởi các nhà sản xuấtFPGA, đặt cấu hình cho các khối chuyển mạch (switchboxes), các khối logic và cácmạch logic khác bên trong FPGA

FPGAs đã làm thay đổi ranh giới về điện tử kỹ thuật số khi cho phép nhà thiết kếxây dựng từng mảng (systems piecewise) Nhiều nhà thiết kế có thể nhanh chóngkiểm tra và xác nhận chức năng của mỗi mảng trong hệ thống để bảo đảm chính xácnhiệm vụ của chúng khi kết hợp với phần còn lại của hệ thống Trong bối cảnh kỹthuật thiết lập lại cấu hình ngày càng được quan tâm nhiều hơn, FPGAs được thừanhận là giải pháp khả thi và kinh tế nhất Cho dù thiết kế có thể đặt cấu hình là ổn địnhhay linh hoạt thì với FPGAs, đều có thể thực hiện chu kỳ thiết kế nhanh chóng, linhhoạt, hiệu quả cao

1.3 Xilinx FPGAs

Xilinx là công ty dẫn đầu trong thị trường FPGA, được thành lập năm 1984, sảnphẩm FPGA đầu tiên của họ được thương mại hoá năm 1985 Hiện nay, Xilinx hướngcho họ sản phẩm Virtex-II FPGAs đến cấp thiết kế với mật độ và hiệu năng cao Trong

đồ án này trình bày về mạch logic khả trình, Virtex-II FPGAs là loại FPGAs tiên tiến,mang đến sự lựa chọn mật độ phong phú nhất trong lĩnh vực này, bao gồm mười mộtloại thiết bị từ 40 ngàn đến tám triệu cổng hệ thống

Hình 1 3: Sơ đồ tile Virtex-II FPGA

Virtex-II FPGA đã dành bộ nhân 18 bit x 18 bit, bộ cộng chuỗi bộ cộng nhớnhanh và số lượng lên tới 93.184 thanh ghi bên trong Các thiết bị Virtex-II được phân

vào một ma trận tile đối xứng như đã mô tả trong phần trên Sáu loại tile chính trongVirtex-I là: Khối vào/ra (IOBs), Khối logic cho phép đặt cấu hình (CLBs), bộ nhânphần cứng, SelectRAM khối 18Kbit và Mô-đun clock kỹ thuật số (DCMs) Hình 1.3minh hoạ sơ đồ tile (Tile map) của Virtex-II FPGA.

1.3.1 Virtex-II CLB

Thành phần cho phép đặt cấu hình chính trong Virtex-II FPGA là CLB CLBschiếm phần lớn các tile trong thiết bị Mỗi CLB bao gồm bốn slice và hai bộ đệm batrạng thái Mỗi slice, được chia làm hai phần tử logic tương tự (LE), gồm có các thànhphần:

 Hai phần tử nhớ (có thể đặt cấu hình cho chế độflip flop hoặc chốt/latch)

 Chuỗi tầng ngang (Horizontal cascade chain cổng OR)

-Mỗi LE bao gồm một bộ tạo hàm, một phần tử nhớ, một số mạch logic chuyển,chuỗi nhớ và chuỗi OR Hình 1.4 minh hoạ bố trì tổng quan chức năng của LE

Bộ tạo hàm (Function Generator)

Chuỗi chạy

Chuỗi mang

Phần tử nhớ (Memory Element)

Hình 1 4: Bố trí chức năng của LE

Mỗi bộ tạo hàm có thể đặt cấu hình theo bốn cách khác nhau: 4 bảng dò đầu vào(LUT), thanh ghi chuyển, SelectRAM phân tán 16 bit, hoặc ROM 16 bit Trong chế

độ LUT bốn 4 đầu vào, bộ tạo hàm có thể thực thi hàm logic tổ hợp bất kỳ lên tới 4đầu vào Bộ tạo hàm nhân có thể xếp tầng hoặc sử dụng song song để tạo ra các hàmhoặc kích cỡ đầu vào tuỳ ý Chế độ thanh ghi chuyển 16 bit có thể sử dụng độc lậpvới các bộ tạo hàm khác hoặc xếp tầng cùng nhau để tạo thành các thanh ghi chuyểndài hơn.

Có hai chế độ hoạt động dành cho bộ tạo hàm hoạt động như một SelectRAM:SelectRAM đơn cổng và SelectRAM cổng kép Một SelectRAM cổng đơn chỉ có mộtđịa chỉ cổng, trong khi SelectRAM cổng kép có một cổng dành cho việc ghi đồng bộ,một cổng dành cho đọc không đồng bộ Cổng thứ hai chuyên dùng cho việc đọc khôngđồng bộ Thiết lập cấu hình cổng kép cho phép đọc và ghi đồng thời trên cùngSelectRAM Mỗi CLB có thể đặt trong bảy cấu hình SelectRAM khác nhau như trongbảng 1.1 Chế độ bộ tạo hàm ROM khá giống với chế độ SelectRAM đơn cổng MộtLUT đơn có thể thực hiện một ROM 16x1 hoặc LUTs bội có thể xếp tầng cùng nhau

để tạo thành một ROM có độ dài tuỳ ý

Hai phần tử nhớ trong một slice có thể thiết lập làm một flip flop loại D hoạtđộng theo cạnh (edge-triggered D-type flip-flop) hoặc chốt nhạy mức (level-sensitive).Với mỗi phần tử nhớ, có sáu chế độ hoạt động khác nhau:

 Set và reset không đồng bộ (preset và clear/đặttrước và xoá)

Cổng kép 64 x 1 bit

1.3.2 Virtex-II IOB

Khối vào/ra (IOBs) là các tile trong FPGAs, tạo điểm truy cập đến và đi khỏi kếtcấu bên trong của FPGA IOBs được đặt xung quanh đường bao của kết cấu FPGAs,xem Hình 1.3, IOBs thường được sử dụng để nối các clock bên ngoài, tuyến dữ liệuvào/ra, và là bộ dò test trong các ứng dụng sửa lỗi (debugging purpose) Mỗi IOB bêntrong Virtex-II FPGA truy cập tới bốn bộ đệm bên ngoài (external pads) Hai bộ đệm

có thể sử dụng cùng nhau để tạo thành cặp vi phân, hoặc độc lập như là bộ đệm mộtđầu (single-ended) hoặc trở kháng điều khiển kỹ thuật số (DCI) Virtex-II FPGA cómột số chuẩn I/O khác nhau: Hai mươi lăm chế độ I/O một đầu, tám chế độ tín hiệu viphân và hai mươi sáu chế độ DCI

Ở bên trong, một IOB bao gồm sáu phần tử nhớ và một số bộ nhân để đặt cấuhình vào/ra tối đa Các phần tử nhớ bên trong IOBs có chức năng tương tự như cácphần tử nhớ trong CLB Có ba đường dẫn riêng trong IOB: Một dành cho đầu vào,một cho đầu ra và có khả năng đặt đầu ra hoạt động ở chế độ ba trạng thái Bên cạnh

đó, tổ hợp hai đầu vào hoặc các flip-flop đầu ra cho phép sử dụng các thanh ghi DDR.IOBs được chia thành bảy vùng, như trong Hình 1.5; hiệu chỉnh từ Hình bên trái trongHình 1.5 thể hiện góc quan sát từ bên trên đối với gói nối dây (wire-bond), hình bênphải là góc nhìn từ bên trên đối với gói flip chip Có một số quy tắc tổ hợp các chuẩnvào/ra khác nhau trong một vùng IOBs Chi tiết về chế độ hoạt động và cấu hình IOB

có trong phần bảng dữ liệu Virtex-II của Xilinx

Dãy 0 Dãy 1

Dãy 4 Dãy 5

Hình 1 5: Các vùng I/O đối với gói nối dây (trái) và flip-chip (phải).

1.3.3 Virtex-II Clock Tiles

Virtex-II FPGAs chứa hai tile đệm clock toàn cục riêng biệt (separate global

clock buffer tiles): CLKT và CLK CLKT được đặt ở hàng trên của FPGA, xem hình1.3, và chứa tám bộ đệm nhân clock toàn cục (global clock multiplexer buffers); tileCLKB được đặt ở giữa của hàng bên dưới Tile clock được đặt ở giữa của cả hàng trên

và hàng dưới, tạo cho thiết bị có sự phân bố clock low-skew đều Trong mỗi góc phần

tư, chỉ có tám trong tổng số các clock toàn cục được sử dụng (trên cùng bên trái, trêncùng bên phải, dưới cùng bên trái và dưới cùng bên phải) trong thiết bị Các clock toàncục có thể được sử dụng kết hợp với DCMs hoặc điều khiển trực tiếp từ bộ đệm đầuvào clock (clock input pads)

Mỗi bộ đệm nhân clock toàn cục có thể đặt cấu hình là BUFG (bộ đệm tổng),một BUFGCE (global buffer with clock enable - bộ đệm tổng có clock), hoặc làBUFGMUX (bộ nhân lựa chọn clock) như minh hoạ trong Hình 1.6 Cấu hình đơngiản và phổ biến nhất dành cho clock toàn cục là bộ đệm đơn giản (BUFG) Có thể lậpmột clock cổng (gated-clock) sử dụng cấu hình BUFGCE Chế độ BUFMUX cho phépchuyển giữa hai clock không đồng bộ riêng biệt hoặc đồng bộ và bảo đảm thời giancao hoặc thấp khi clock chuyển không bao giờ ngắn hơn thời gian cao hoặc thấp ngắnnhất

1.4 Một số công trình, dự án liên quan đến FPGA

1.4.1 VTsim

Bộ công cụ vi mạch mảng phần tử logic khả trình hiện đại (FPGA) được dùng đểkiểm soát sự phức tạp của các thiết kế lớn bằng cách sử dụng môi trường thiết kế tíchhợp đơn Nhiều bộ công cụ bao gồm các bộ mô phỏng tính cách, thường dựa trên một

mô hình kiến trúc độc lập, cho phép người dùng thay đổi chức năng của thiết kế Một

số bộ công cụ tiêu biểu: Xilinx ISE với với bộ mô phỏng tuỳ chọn ModelSim vàAltium’s Nexar2004 Các dòng này dựa trên quan điểm cho rằng một thiết kế được xácnhận chức năng sẽ làm việc với phần cứng đúng theo theo chủ định và dự kiến củangười dùng

Nếu chức năng của thiết kế không hoạt động đúng trong phần cứng, có thể sẽ gây

ra một số vấn đề: FPGA bị lỗi, các công cụ thực thi có thể tính toán (inferred), đặt(placed), và định tuyến logic sai khác so với chủ định, hoặc không phát hiện được mộtkhuyết tật trong khâu kiểm tra

VTsim cung cấp cho các kỹ sư thiết kế Virtex-II FPGA một hệ biến hoá: môphỏng dòng bit (bit stream) Đầu vào cần thiết duy nhất của VTsim để hoạt động làdòng bit hợp lệ, cho phép bộ mô phỏng hoạt động độc lập trong quá trình thiết kế.VTsim là một bộ mô phỏng theo biến cố (event-driven), cho đáp ứng tức thời, sử dụng

bộ nhớ hiệu quả và hỗ trợ miền clock bội Vào khoảng thời gian thực hiện luận vănnày, bộ mô phỏng bao phủ xấp xỉ 90% thiết bị và mô hình hoá phần lớn logic thườngdùng trong các mạch FPGA Bằng cách sử dụng một số kỹ thuật tối ưu, VTsim tănghiệu năng hoạt động lên tới 9,000% Cấu trúc API linh hoạt đã được phát triển để bảođảm sự tương tác thuận lợi và cho phép kết hợp các phần bổ sung trong tương lai VTsim được tích hợp vào trong bộ thiết kế JHDLBits, có sẵn trongSourceForge.net, cho phép mô phỏng trong cả dòng JHDL và JBits, hoặc sử dụng nhưmột công cụ mô phỏng độc lập Bằng cách sử dụng VTsim, một kỹ sư thiết kế có thểtruy cập và chỉnh sửa tất cả các giá trị nguồn trong FPGA ảo tại thời điểm bất kỳ, xemtình trạng của các flip-flop và tra bảng, kiểm tra hoặc thay đổi giá trị trên dây địnhtuyến Để thực hiện các chức năng này, VTsim sử dụng hai công cụ bổ sung: JBits vàADB JBits là một API, chophép truy cập vào nguồn tài nguyên cấu hình trong mộtXilinx FPGA và được VTsim sử dụng cho thông tin cấu hình dòng bit và xử lý bitdòng bít (bitstream bit-manipulation) ADB (Alternate wire DataBase – cơ sở dữ liệudây thay thế) là một công cụ hỗ trợ các dịch vụ định tuyến và tạo vết, bao phủ hoàntoàn thiết bị, sử dụng bộ nhớ hiệu quả, và hỗ trợ Virtex, Virtex-E, Virtex-II, andVirtex-II Pro FPGAs Thông tin từ ADB được sử dụng để đặt cấu hình cho các kết nốicủa thiết bị ảo

Một bộ mô phỏng thiết bị thường được sử dụng trong các thiết kế cho phép đặtcấu hình lại, khi đó, các khối logic được chèn và gỡ theo trạng thái đã biết của hệthống Trong các thiết kế thực hiện cấu hình lại từng phần, việc bố trí các khối logiccho trước thường được giữ nguyên Phần lớn các bộ mô phỏng hiện nay không hỗ trợđầy đủ cho các thiết kế cho phép đặt cấu hình lại Do VTsim hoạt động ở mức dòng bítthấp nên có thể mô phỏng cả quá trình đặt cấu hình lại từng phần hoặc toàn bộ

Với việc bao hàm FPGA trong các ứng dụng không gian mission-critical, như làFPGAs trong Phòng thí nghiệm phản lực (NASA/Jet Propulsion Laboratory (JPL)) chonhiệm vụ thám hiểm sao Hoả, việc phân tích và mô phỏng Single Event Upsets (SEUs)

là một chủ đề quan trọng, thu hút được rất nhiều sự chú ý Để mô phỏng và phân tíchkết quả của SEU, một bộ mô phỏng cần phải có tri thức toàn diện và điều khiển cácthông tin cấu hình của tất cả FPGA Phần lớn các bộ mô phỏng chính không dựa vàothông tin cấu hình cấp thấp sử dụng bên trong FPGA vật lý, và không có khả năngthay đổi thông tin cấu hình, các bộ mô phỏng này gần như không có khả năng môphỏng SEUs trong cấu hình FPGA Đây là một vấn đề tạo cho VTsim một vị thế nổibật hơn Do VTsim cho phép truy cập các tài nguyên cấu hình trong FPGA, nên có thểphân tích và mô phỏng SEU một cách dễ dàng

1.4.2 JHDL

Các nhà nghiên cứu tại Đại học Brigham Young đã phát triển một bộ thiết kếFPGA ngôn ngữ mô tả cấu trúc phần cứng trên nền Java (JHDL) JHDL là một bộnguồn mở của công cụ phát triển FPGA, công cụ này cho phép người sử dụng thiết kếcấu trúc và sơ đồ bố trí của một mạch, gỡ rối (debug) và sau đó netlist mạch, như được

mô tả trong hình 1.6 Một netlist cho một thiết kế chứa các thông tin về các nguyênkhối của bản thiết kế và các kết nối tương ứng Do tính chất dễ sử dụng, hướng đốitượng, có khả năng văn bản hoá đựng sẵn, tiện dụng và có tập Giao diện đồ hoạ ngườidùng (GUI) API đa dạng, tích hợp vào ngôn ngữ nên Java đã được lựa chọn JHDLchứa API đơn, cho phép nhà thiết kế tạo ra cả thiết kế mạch cố định hoặc linh hoạt

Circuit.class file

EDIF 2.0

Dòng bits

Vendor Place/Router

• các thiết bị cố định như các cổng Boolean, các thanh ghi v.v

• các module có khả năng biểu hiện bằng tham số như các bộ nhân, bộ đếm, vv…

• các APIs có nền tảng độc lập và giống nhau

Các lớp đối tượng này được sử dụng để tạo các thành phần mạch cơ bản và cáckết nối tương ứng Trong JHDL, hai lớp Java cơ bản tạo nền tảng cơ bản cho tất cả cácmạch: logic và dây Các nhà thiết kế tạo ra một tế bào logic mới trong thiết kế bằngcách mở rộng không gian logic (tạo ra một lớp mới), xác định nghĩa giao diện của tếbào và xác định kiến trúc của tế bào Các dây trợ giúp cho một API trong việc tạo vàthao tác: Người sử dụng có thể tạo ra các dây đơn hoặc đa “bit”, móc nối hoặc táchcác dây từ các dây hiện có

Bộ mô phỏng JHDL có khả năng chạy trong cả chế độ phần cứng và mô phỏng.Trong chế độ mô phỏng, mọi giá trị của mạch được tính toán sơ bộ và là thiết bị vàđộc lập với cấu trúc Trong chế độ phần cứng, bộ mô phỏng lấy các giá trị phần tử nhớ

từ một FPGA kích hoạt, như là flip flop, từ phần cứng vật lý và lan truyền giá trị quatất cả các phần tử không nhớ, như là các cổng và bộ cộng Tuy nhiên, bộ mô phỏngnày không phải là một mô hình hoàn chỉnh của phần cứng do các giá trị phần tử khôngnhớ vẫn được mô phỏng sơ bộ Thông qua việc sử dụng JHDLBits, VTsim đã đượctích hợp vào trong JHDL để đóng vai trò như một bộ mô phỏng tại chỗ của phần cứngthực/actual hardware Điều này cho phép nhà thiết kế mô phỏng phần cứng bằng cách

sử dụng các bộ mô phỏng thiết bị

1.4.3 JBits

JBits là môt tập hợp các lớp Java mà cung cấp một API để truy cập dòng bit cấuhình Xilinx FPGA, cụ thể là mọi tài nguyên khả cấu hình trong phần cứng giao diệnhiện tại sẽ chạy trên cả dòng bít được tạo ra bởi các công cụ thiết kế Xilinx và trên cảdòng bít được tách ra từ phần cứng FPGA Các tài nguyên khả cấu hình được truynhập bởi JBits gồm có bảng tìm kiếm (LUTs), flip-flops, và các yếu tố định tuyến Cáctài nguyên thiết bị này có thể được lập trình và dò riêng lẻ khi chạy thực, thậm chíngay cả khi FPGA đã kích hoạt trong hệ thống đang làm việc Thông qua cơ chế này,JBits hỗ trợ cho việc quan sát chạy thực và tái cấu hình của Xilinx FPGAs Giao diệntới phần cứng được hoàn thiện bởi XHWIF, chuẩn giao diện phần cứng Xilinx.XHWIF là một giao diện Java cho việc truyền thông với bảng mạch được in dựa trênFPGA (PCBs), ví dụ như để miêu tả bảng và gửi các dữ liệu vào và ra khỏi bảng Cácphương pháp bao gồm cho việc đọc và viết các dòng bít, cùng với việc miêu tả loại và

số lượng các FPGAs trên bảng Toàn bộ bộ JBits API cung cấp cho người dùng FPGAmột sự lựa chọn tốt cho một vài dòng thiết kế dựa trên các đại lý tiêu chuẩn

Bộ biên dịch Java

Các thư viện JBits

Dòng bit đầu vào

Excutable (Dòng bit đầu ra)

Mã Java người dùng

Mặc dù, JBits là một sự lựa chọn cho dòng thiết kế chuẩn, nhưng vẫn còn một vàihạn chế với API Hiển nhiên JBits hoàn toàn ở cấp độ khá thấp , cũng như tất cả các tàinguyên FPGA cần được định rõ trong mã nguồn thiết kế Vì thế, JBits sẽ hiệu quả hơnđối với các mạch siêu cấu trúc Các tài nguyên mức thấp khả trình trong Jbits cũng yêucầu người dùng phải có hiểu biết thật sâu về kiến trúc bên trong của phần cứng Cáctác giả của JBits đã giải quyết vấn đề này trong các phiên bản trước đó với mức độ tómlược cao hơn hoặc các core để người sử dụng không phải thiết kế các mạch ở mức bit

thấp nhất nhưng sự tóm lược không bao gồm trong JBits3 Giao diện JBits cũng khôngcung cấp sự phân tích định thời.

1.4.4 ADB

ADB là một cơ sở dữ liệu dây luân phiên có thể được sử dụng cho định tuyến,truy tìm, và duyệt trong Xilinx Virtex, Virtex-E, Virtex-II, và Virtex-II Pro FPGAs.Mục tiêu thiết kế chính của ADB như sau:

• Bao phủ 100% thiết bị lắp đặt

• Thực thi chạy thực sơ sở dữ liệu tôt

• Khởi tạo cơ sở dữ liệu nhanh

• Biểu thị cô đọng dữ liệu trong đĩa

• Biểu thị cô đọng dữ liệu trong bộ nhớ…

• Khả năng tương thích với JBits

Đầy đủ các khía cạnh nhận được từ cùng một dữ liệu độc quyền mà chính cáccông cụ dòng chính Xilinx sử dụng, và trình bày một cải tiến trên toàn bộ phạm vi cósẵn trong quá khứ và hiện tại và trình bày cơ sở dữ liệu dây JBits Ngoài ra, các file cơ

sở dữ liệu được sử dụng bởi ADB đang có nhiều hơn một lệnh của cường độ nhỏ hơnbản sao của họ trong công cụ mainstream Sự thực thi và tính chắc chắn có thể đặc biệthữu ích trong các hệ thống nhúng

ADB có thể được chạy như là một công cụ mà cung cấp dịch vụ cho các công cụkhách như là các bộ trình duyệt, bộ định tuyến, bộ dò và bộ sắp đặt Như một bổ sungkết nối cơ sở dữ liệu, ADB cũng có giao diện với JBits để cung cấp thông tin lắp đặt

và định tuyến, unrouting, và truy tìm dịch vụ Các giao diện được công bố công khai,

để họ có thể được mở rộng hoặc thay thế khi cần thiết bởi user

Kể từ JBits3 không còn bao gồm các Jroute - một autorouter hiện diện trong cácphiên bản trước của JBits - một ADB, dựa trên định tuyến được bao gồm vớiJHDLBits Bộ định tuyến được dựa trên một thuật toán tìm kiếm mạnh mẽ được nângcao với kinh nghiệm phù hợp với các họ Virtex-II FPGA Unrouter cho phép các chứcnăng bình thường không được tìm thấy trong dòng công cụ tĩnh, bằng cách cho phépngười sử dụng ngắt kết nối các net hiện có, để nối lại các net khác khi chạy thực.ADB-tracer này cũng được sử dụng bởi VTsim, để tìm ra thông tin kết nối từ một cấuhình bitstream ADB, có thể được quan tâm để các nhà nghiên cứu muốn đánh giáthuật toán định tuyến với sơ đồ dữ liệu từ FPGAs thương mại; Mặc dụ, ADB hiện thời

chỉ cung cấp tuỳ chọn định tuyến có sẵn cho người dùng IBits Để cắm bộ định tuyếnADB vào dự án JHDLBits, bộ định tuyến chỉ cần thực hiện giao diện bộ định tuyến(RouterInterface) như được định nghĩa bởi JBits, mà không có sự quan tâm cho cáchoạt động bên trong.

1.4.5 JHDLBits

JHDLBits là một đề án mã nguồn mở nhằm mục tiêu kết hợp điều khiển JBitscấp thấp và thiết kế của JHDL Đề án JHDLBits bao gồm một tập các thành phần tíchhợp chặt chẽ, tạo ra một đường dẫn đầu cuối để tạo, thao tác và sửa các dòng bitFPGA Thông qua việc sử dụng ADB và JBits3, JHDLBits đã rút ngắn quá trình từ filethiết kế đến dòng bit Hình 1.8 minh hoạ dòng thiết kế JHDLBits

Thiết kế

JHDL

Bộ trích Jbits

-trích thông tin hình gốc

Luồng Bit (Bitstream)

ADB Jbits

TechMapper

JBits

JHDLBits

Bộ định tuyến ADB

Builder

-create Jbits ULPrimitives

Hình 1 8: Dòng thiết kế JHDLBits

Bước đầu tiên trong dòng thiết kế JHDLBits là tạo ra một thiết kế công tác(working design) trong JHDL Bước tiếp theo là tạo ra một file test cấp cao nhất đóngvai trò như một giao diện cho JHDLBits Trong khi chạy file test, JHDLBits lấy ra tất

cả các thông tin ban đầu và nets từ thiết kế JHDL và chuyển các nets và hình gốc vàotrong JBits Nets và hình gốc (primitives) Sau khi chuyển net và gốc, JHDLBits tạo racác dòng bít đầu ra và có thể thoát hoặc tạo đối tượng/tạo nấc VTsim cho các test thiết

kế sau này

Như đã bàn đến trước đó, bộ mô phỏng JHDL cho phép người dùng mô phỏnghành vi các thiết kế trong phần mềm hoặc từ các phần tử nhớ trong phần cứng, môphỏng hành vi các phần tử còn lại JHDLBits hợp với VTsim vào dòng thiết kế bằngcách mở rộng bộ mô phỏng JHDL để thêm mô hình mô phỏng bổ sung Trong mô hình

này, bộ mô phỏng JDHL tương tác với bộ mô phỏng thiết bị thay vì phần cứng vật lý,cho phép người dùng đạt được các chức năng của phần cứng mà không cần đến phầncứng FPGA Sử dụng VTsim trong bộ mô phỏng JHDL gặp phải các vấn đề về phầncứng riêng: các phần tử không nhớ vẫn mặc định được tính Nếu kết quả mô phỏngkhác với dự kiến, nhà thiết kế không thể dò ra giá trị bên trong của FPGA thực ngoàicác phần tử nhớ khác Đây là một vấn đề thể hiện sự vượt trội về tính năng của VTsim.Các phiên bản JHDLBits trong tương lai sẽ cung cấp mô hình mô phỏng mới cho phépcác nhà thiết kế lựa chọn VTsim là bộ mô phỏng thay cho bộ mô phỏng JHDL chuẩn.Lựa chọn VTsim giúp cho việc kiểm tra và thác tác tất cả các tài nguyên bên trongtheo khung hoạt động JHDL chuẩn.

1.5 Những cải tiến JHDLBits và JBits

Mặc dù JBits3 là một API đầy đủ chức năng, nhưng nó có thể thân thiện hơn vớingười dùng nếu có năm thành phần quan trọng như sau: một bộ mô phỏng thiết bị, mộtthư viện gốc, một cấu trúc liên kết mạch, một bộ đặt (placer) và một bộ định tuyến.Việc loại bỏ một bộ mô phỏng thiết bị gây trở ngại lớn đến sự phát triển thiết kế và xácnhận các thiết kế FPGA sử dụng JBits, đặc biệt là các thiết kế RTR (Run-TimeReconfigurable – cho phép đặt lại cấu hình thời gian thực) Thiếu một thư viện gốc sẽgiảm kết cấu mạch xuống mức thấp, tạo ra khó khăn trong việc mô phỏng mạch bất kỳ

có nhiều cổng Thiếu kết cấu kết nối sẽ loại bỏ công cụ đơn giản của nhà thiết kế đểnối các mạch logic, và mở rộng trên các mô-đun đã được tạo ra Không có bộ đặt và

bộ định tuyến, người dùng không thể lập sơ đồ cho thiết kế của họ theo dạng mạchlogic FPGA Việc test và xác nhận thiết kế JBits sẽ gặp khó khăn nếu không có các bộ

mô phỏng thiết kế, thư viện gốc, kết cấu kết nối mạch, bộ đặt và bộ định tuyến

Bước phát triển đầu tiên trong dự án JHDLBits là tạo ra thư viện gốc Đây là tậphợp của các khối xây dựng thường được nhà thiết kế sử dụng Các ví dụ về gốc làNAND, NOR và cổng logic đơn giản, flip flop bất kỳ với một enable (cho phép)(FDE), các flip flop với xoá và cho phép (FDCE), bộ cộng nhanh và các phần tử khác.Cấu trúc của thư viện gốc rất cần thiết để phát triển JHDLBits Để đơn giản hoá việcchuyển đổi JHDLBits từ JHDL thành JBits, mỗi JBits gốc được thiết kế để phù hợpvới gốc JHDL Khi tìm được gốc JHDL trong quá trình phân tích JHDLBits,JHDLBits ánh xạ gốc trực tiếp sang gốc JBits, một cách đơn giản hoá nâng cao tốc độchuyển một cách mạnh mẽ và tiết kiệm bộ nhớ

Ngoài đề án JHDLBits, cần thiết phải có thư viện gốc cho các nhà thiết kế Jbits.Nhìn chung, người dùng JBits thường thiết kế ở mức gốc hoặc cao hơn Việc loại bỏ

thư viện gốc đã giảm sự quan tâm của người dùng đối với phiên bản JBits mới nhất.Không có thư viện gốc, việc thiết kế sẽ trở nên phức tạp hơn VTsim đóng vai trò quantrọng trong quá trình xác nhận gốc qua việc cung cấp các phản hồi nhanh chóng về cácgốc thiết kế mới mà không có nguy cơ hư hỏng các phần cứng đắt tiền

Về vấn đề phát triển, kết nối, test gốc, cần phải phát triển hạ tầng liên kết, bổsung một số đặc tính hiện còn thiếu trong JBits3 Trong đó có lớp dòng bít, một đốitượng bắc cầu cho phép các truy cập tắt đối với cả các đối tượng JBits và bộ địnhtuyến và bổ trợ cho việc tạo gốc mà không phụ thuộc vào các lớp cấu trúc riêng Bêncạnh đó, có một lớp mạng để cho phép nối các gốc bằng cách duy trì một danh sáchcác nguồn và các chân cắm chìm (sink pins) tạo nên mỗi mạng Thông tin lớp mạng

và dòng bít có thể đi qua bộ đặt và bộ định tuyến

Sau khi phát triển thư viện gốc và cấu trúc liên kết JHDLBits, cần phải thiết kếmột bộ đặt giao diện với JBits Hiện nay JHDLBits có một bộ đặt đơn giản, đánh giákích cỡ của mỗi gốc và sắp xếp gốc vào các vị trí xác định trong FPGA Trong môhình bộ đặt đơn giản, mỗi thành phần được đặt liền sau thành phần trước Hiện nay,đang phát triển một bộ đặt phức tạp hơn, thông minh hơn, cấu trúc theo bậc Mặc dùđơn giản nhưng bộ đặt là lựa chọn phù hợp cho các thiết kế không phụ thuộc nhiềuvào nguồn định thời hoặc định tuyến Trong giai đoạn test JHDLBits, một thiết kếđịnh tuyến khá phức tạp đã thất bại do sắp xếp không tốt, tuy nhiên, các thiết kế này

đã tận dụng được gần 100% tài nguyên của FPGA

JBits3 không có bộ định tuyến nhưng phiên bản này có giao diện bộ định đượcthiết kế, cho phép người dùng tạo và plug-in bộ định tuyến riêng Một bộ định tuyếnđược thiết kế để hoạt động với JBits3 là ADB ADB hỗ trợ Xilinx Virtex, Virtex-E,Virtex-II, và Virtex-II Pro FPGAs Không giống như JRoute, phiên bản trước của nó,ADB bao phủ toàn bộ thiết bị và có kích cỡ gọn nhẹ hơn so với các dòng định tuyếnkhác (mainstream routers) Một hạn chế của ADB là nó không tạo ra các tuyến dựatrên thông tin định thời; tuy nhiên sự đơn giản hoá này của ADB cho phép định tuyếnrất nhanh ADB tích hợp trong bộ thiết kế mã nguồn mở JHDLBits

Để bảo vệ FPGAs vật lý, VTsim được mở rộng sử dụng để xác nhận chức năngcủa các dòng bít phát JHDLBits Ví dụ, một vi mạch được mô phỏng trong JHDL trảiqua quá trình trích JHDLBits để tạo ra một dòng bít Thiết kế tương tự JHDL cũngđược chạy qua các công cụ chủ yếu để tạo ra một dòng bit thứ hai Mỗi dòng bít đượcnạp riêng rẽ vào VTsim và phân tích kỹ lưỡng như trong Hình 1.9 Nếu chức năngcủa hai dòng bit không khớp nhau, cần phải chỉnh sửa gốc JBits Khi chức năng của

cả hai đã khớp nhau, gốc Jbits đã sẵn sàng để test trên phần cứng vật lý Do đó,

VTsim được phát triển cùng với gốc JBits và các cải tiến để xác nhận cả các gốc mớiphát triển và bộ mô phỏng thiết bị

Thiết kế

JHDL

Các công cụ Xilinx ISE

VTsim

So sánh kết quả

Hình 1 9: Quá trình xác nhận dòng bit.

Với việc thiết kế các thành phần quan trọng này, có thể tạo ra các dòng bít JBitsmẫu bằng cách sử dụng các cải tiến trong mô hình cây JHDLBits Tuy nhiên, khôngthể xác nhận chức năng của các quá trình còn lại nếu không có bộ mô phỏng dòng bit.Bước logic tiếp theo trong dự án JHDLBits là tạo ra một bộ mô phỏng thiết bị

CHƯƠNG II CÁC ĐẶC TRƯNG CỦA WiMAX

2.1 Mở đầu

Sau nhiều năm phát triển yếu ớt, các nhà công nghiệp đã xây dựng một giải pháptương tác dựa trên các chuẩn cho vô tuyến băng rộng Một liên hợp gồm các nhà côngnghiệp lớn gọi là diễn đàn WIMAX (khả năng tương tác toàn cầu cho truy nhập vi ba)bắt đầu chứng nhận các sản phẩm vô tuyến băng rộng có khả năng tương tác và tuânthủ theo tiêu chuẩn Dựa trên tiêu chuẩn mạng đô thị vô tuyến, chuẩn WiMax đượcphát triển bởi nhóm IEEE 802.16 và được thông qua bởi IEEE và nhóm HIPERMANETSI

Với mục đích của chương là có được cái nhìn tổng quan về hệ thống WiMAX, do

đó chương được tổ chức như sau: Thứ nhất là tóm tắt các hoạt động của nhóm IEEE802.16 và sự liên quan của nó với WiMax Thứ hai là, đề cập những nét đặc trưng nổibật của WiMax và trình bày ngắn gọn những nét đặc trưng của lớp vật lý và lớp MACcủa WiMax Trên phương diện của dịch vụ cũng như chất lượng của dịch vụ, bảo mật

và tính di động, sẽ được bàn thảo và một kiến trúc mạng liên quan sẽ được giới thiệu.Chương này sẽ kết thúc với việc mô tả ngắn gọn về những kỳ vọng khi triển khaiWiMax

2.2 WiMax và nền tảng IEEE 802.16

IEEE 802.16 được định hình vào năm 1998 để phát triển một tiêu chuẩn giaodiện vô tuyến cho vô tuyến băng rộng Tâm điểm ban đầu của nhóm là phát triển hệthống vô tuyến băng rộng điểm-đa điểm dựa trên LOS trong dải tần 10GHz – 66GHz

Từ tiêu chuẩn 802.16, vào tháng 12 năm 2001 bộ tiêu chuẩn mới dựa trên lớp vật lýđơn sóng mang với một lớp MAC ghép kênh phân chia theo thời gian được ra đời.Nhiều khái niệm liên quan tới lớp MAC được thích ứng cho vô tuyến từ tiêu chuẩnmodem cáp phổ biến DOCSIS (dữ liệu qua tiêu chuẩn kỹ thuật giao diện dịch vụ cáp) Nhóm IEEE 802.16 sau đó đưa ra 802.16a, bao gồm một số bổ sung cho tiêuchuẩn như các ứng dụng NLOS trong dải 2GH - 11GHz, sử dụng lớp vật lý dựa trênghép kênh phân chia theo tần số trực giao (OFDM) Thêm vào lớp MAC, việc hỗ trợ

đa truy nhập phân chia theo tần số trực giao (OFDMA) cũng được tính đến Phiên bảnnày sau đó được xem xét lại kỹ hơn và hoàn thành năm 2004, được gọi là IEEE802.16-2004, thay thế tất cả các phiên bản trước đó và xác định nền tảng cho giải phápWiMax đầu tiên Các giải pháp này dựa trên chuẩn IEEE 802.16-2004 nhằm hướng tới

các ứng dụng cố định, vì thế chúng mang tên WiMax cố định Tháng 12/2005, nhómIEEE hoàn thành và phê chuẩn IEEE 802.16e-2005, bổ sung cho tiêu chuẩn IEEE802.16-2004 để hỗ trợ thêm tính di động IEEE 802.16e-2005 đã xây dựng cơ sở cácgiải pháp WiMax cho các ứng dụng di động và di dời, vì thế chúng mang tên WiMax

tỷ lệ 1:1

14,4 Mb/s sử dụng tất cả 15 mã; 7,2 Mb/s với 10 mã

3,1 Mb/s; Rev.

B sẽ hỗ trợ 4,9 Mb/s 54 Mb/s chia sẻ

sử dụng 802.11 a/g tốt hơn thông lượng đỉnh lớp 2 100 Mb/s sử dụng

6,5 Mb/s với tỷ

lệ 1:1

7 Mb/s trong băng 10 MHz sử dụng tỷ lệ DL/UL; 4 Mb/s

sử dụng tỷ lệ 1:1

Bắt đầu với 1,4 Mb/s; sau đó là 5,8

BPSK, QPSK,

16 QAM, 64 QAM Ghép

Tần số 3,5 GHz và 5,8GHz GHz; và 3,5 GHz2,3 GHz; 2,5 800/900/1.800/1.900/2.100 MHz 800/900/1.800/1.900 MHz 2,4 GHz; 5GHz

Bao phủ 3-5 dặm < 2 dặm 1-3 dặm 1-3 dặm <100 feet trongnhà; < 1000

feet ngoài trời Tính di

Ưu điểm quan trọng nhất của WiMax là chi phí thấp cho hạ tầng IP Sử dụngkiến trúc IP làm đơn giản mạng lõi (3G đòi hỏi một mạng lõi riêng biệt và phức tạpcho thoại và dữ liệu), dẫn đến làm giảm phí vận hành và đầu tư IP cũng đặt WiMaxtrên một đường cong giá cả/triển khai theo luật Moore, vì thế việc cung cấp vốn lớnhơn và vận hành hiệu quả hơn IP còn cho phép tích hợp dễ dàng hơn với các triểnkhai ứng dụng nhóm ba, hội tụ với các mạng khác và các ứng dụng dễ hơn

Tóm lại, WiMax chiếm một phần mặt bằng giữa công nghệ WiFi và công nghệ3G khi so sánh các thông số cơ bản như tốc độ dữ liệu, vùng phủ sóng, QoS, di động

và giá cả Bảng 2.1 tổng hợp so sánh WiMax với các công nghệ 3G và WiFi

Bảng 2 2: Dữ liệu cơ bản trên các tiêu chuẩn IEEE 802.16

Trạng thái Hoàn thành tháng 12/2001 Hoàn thành tháng 6/2004 Hoàn thành tháng 12/2005

2GHz-11GHz cho các ứng dụng cố định; 2GHz-6GHz cho ứng dụng di động

Kiến trúc MAC Điểm - đa điểm, lưới Điểm - đa điểm, lưới Điểm - đa điểm, lưới

Sơ đồ truyền dẫn Chỉ sóng mang đơn Sóng mang đơn, 256 OFDM hay2048 OFDM

Sóng mang đơn, 256 OFDM hay OFDM khả chỉnh với các sóng mang con 128 , 512, 1027, 2048

Điều chế QPSK, 16 QAM, 64 QAM QPSK, 16 QAM, 64 QAM QPSK, 16 QAM, 64 QAMTốc độ dữ liệu

1.75MHz, 3.5MHz, 7MHz, 14MHz, 1.25MHz, 5MHz, 10MHz, 15MHz, 8.75MHz

Thiết kế giao diện

WirelessMAN-Sca WirelessMAN-OFDM WirelessMAN-OFDMA WirelessHUMAN

WirelessMAN-Sca WirelessMAN-OFDM WirelessMAN-OFDMA WirelessHUMAN Thực hiện WiMax Không 256-OFDM như WiMax cố định OFDMA thay đổi như WiMax di động

Nét đặc trưng cơ bản của các tiêu chuẩn IEEE 802.16 khác được tóm tắt trongbảng 2.2 Chúng ta cần lưu ý những tiêu chuẩn này nhằm đa dạng hóa các tùy chọnthiết kế khác nhau Ví dụ như các lựa chọn lớp vật lý gồm lớp vật lý dựa trên đơn sóngmang (Wireless-MAN-Sca), lớp vật lý dựa trên OFDM (WirelessMAN-OFDM) vàlớp vật lý dựa trên OFDMA (Wireless-OFDMA) Tương tự như vậy, có nhiều sự lựa

chọn cho kiến trúc lớp MAC như song công, dải tần hoạt động, vv Những tiêu chuẩnnày được phát triển để thích hợp với sự đa dạng của các ứng dụng và viễn cảnh triểnkhai của công nghệ Thực tế, có thể nói rằng IEEE 802.16 là một bộ sưu tập các tiêuchuẩn, không phải một tiêu chuẩn đơn tương tác.

Vì các lý do thực tế của sự tương tác, cần thiết giảm phạm vi của tiêu chuẩn vàđịnh nghĩa một tập nhỏ các lựa chọn thiết kế cho việc triển khai Diễn đàn WiMaxthực hiện điều này bằng cách định nghĩa một số lượng giới hạn các hồ sơ hệ thống vàchứng nhận Hồ sơ hệ thống định nghĩa tập con bắt buộc và những nét đặc trưng lớpMAC và lớp vật lý tuỳ chọn được chọn lựa bởi diễn đàn WiMax từ tiêu chuẩn IEEE802.16-2004 hay IEEE 802.16e-2005 Chú ý rằng trạng thái tuỳ chọn và bắt buộc củacác đặc tính trong hồ sơ hệ thống WiMax có thể khác với trong tiêu chuẩn IEEE gốc.Hiện tại, diễn đàn WiMax có hai hồ sơ hệ thống: (1) dựa trên IEEE 802.16-2004,OFDM PHY, được gọi là hồ sơ hệ thống cố định; (2) dựa trên IEEE 802.16e-2005 trênOFDMA PHY, được gọi là hồ sơ hệ thống di động Hồ sơ chứng nhận được định nghĩa

là một thuyết trình cụ thể của mẫu hệ thống ở đó phương thức song công, băng thôngkênh và tần số hoạt động cũng là riêng biệt Thiết bị WiMax được chứng thực là cókhả năng vận hành chung sẽ chống lại các thiết bị độc quyền

Vì thế, diễn đàn WiMax định nghĩa sâu hơn 5 hồ sơ chứng nhận cố định và 14

hồ sơ chứng nhận di động (Bảng 2.3) Đến nay, có hai hồ sơ WiMax cố định tươngphản với các thiết bị đã được chứng thực Chúng là các hệ thống 3,5GHz hoạt độngtrên kênh 3,5MHz, sử dụng mẫu hệ thống cố định dựa trên lớp vật lý OFDM IEEE802.16-2004 với một MAC điểm-đa điểm Một hồ sơ sử dụng song công phân chiatheo tần số (FDD) và một hồ sơ sử dụng song công phân chia theo thời gian (TDD) Với việc hoàn thành tiêu chuẩn IEEE 802.16e-2005, sự quan tâm của nhómWiMax được sửa đổi và chuyển sang triển khai và chứng nhận các hồ sơ hệ thốngWiMax di động dựa trên tiêu chuẩn mới hơn Tất cả các mẫu WiMax di động sử dụngOFDMA có thể phân chia được ở lớp vật lý Tại thời điểm ban đầu, tất cả các mẫu diđộng sử dụng là MAC điểm-đa điểm Cũng cần chú ý rằng tất cả các mẫu chứng nhậntính di động dự kiến hiện tại làm việc theo nguyên lý TDD Mặc dù TDD được ưachuộng hơn, song các mẫu FDD có thể cần thiết trong tương lai trên cở sở tuân theocác yêu cầu điều hành chập đôi trong các băng tần cố định

Trên đây, đồ án đã tập trung đi sâu vào WiMax và vì thế chúng ta chỉ thảo luậnxung quanh họ tiêu chuẩn IEEE 802.16 liên quan tới sự chứng nhận WiMax hiện tại vàtương lai Chú ý rằng các tiêu chuẩn IEEE 802.16-2004 và IEEE 802.16e-2005 đặc tảchỉ giới hạn trong điều khiển và xung quanh mặt bằng dữ liệu của giao diện không

gian, còn một vài diện mạo của quản lý mạng được định nghĩa trong IEEE 802.16g.

Để hoàn thành một hệ thống đầu cuối-đầu cuối, đặc biệt trong vấn đề về di động, mộtvài vấn đề về quản lý dịch vụ đầu cuối-đầu cuối bổ sung cần được định nghĩa rõ Điều

đó được thực hiện bởi nhóm khai thác mạng diễn đàn WiMax (NWG) WiMax NWGđang phát triển một kiến trúc mạng đầu cuối-đầu cuối và đưa thêm vào các giải phápnhằm giải quyết một vài thiếu sót đang tồn tại

Bảng 2 3: Các hồ sơ chứng nhận WiMAX cố định và di động Chỉ

số

Băng thông kênh

Kích cỡ FFT OFDM

Bảng 2 4: Bảng tóm tắt tuỳ chọn phổ cho không dây băng rộng

Truy nhập không dây cố

định (FWA): 3,5 GHz

Hầu hết là 3,4 GHz – 3,6 GHz;3,3 GHz-3,4 GHz và 3,6 GHz – 3,8 GHz cũng khả dụng ở một số nước

Hầu như 1200 MHz; thay đổi từ 2 x 5 MHz đến 2 x

56 MHz

Không khả dụng ở Liên bang Hoa Kỳ Một khoảng 50 MHz từ 3,65 GHz – 3, 70 GHz được phân bổ cho hoạt động không cấp phép ở liên bang Hoa Kỳ.

Các dịch vụ vô tuyến

băng rộng (BRS): 2,5

Toàn bộ 194 MHz; cho phép 22,5 MHz, ở đó 16,5 MHz được kết hợp với 6 MHz

Chỉ ra phân bổ cho liên bang Hoa Kỳ sau khi thay đổi trong sắp xếp băng Khả dụng ở một vài nước khác.

Chỉ cấp phát cho liên bang Hoa Kỳ Cũng khả dụng ở Hàn Quốc, Australia, New Zealand Miễn cấp phép: 2,4 GHz 2,405 GHz – 2, 4835GHz Khối 80 MHz

Chỉ phân bổ cho liên bang Hoa Kỳ nhưng khả dụng toàn cầu.

Miễn cấp phép: 5 MHz 5,250 GHz – 5,350 GHz;

200 MHz khả dụng ở liên bang Hoa Kỳ; thêm vào

255 MHz được phân bổ

Nhìn chung khả dụng trên toàn cầu; các băng thấp hơn có sự hạn chế công suất phục vụ.

Băng UHF: 700 MHz

698 MHz - 746 MHz (thấp hơn);

747 MHz – 792 MHz (cao hơn)

30 MHz trên băng

48 MHz dưới băng

Chỉ phân bổ cho liên bang Hoa Kỳ, 18 MHz băng thấp hơn được đấu xa hơn.

Các dịch vụ không dây

cải tiến

1,710 GHz – 1,755 GHz 2,100 GHz- 2,155 GHz Kết hợp 2x 45 MHz

Được đấu giá ở liên bang Hoa Kỳ Ở những nơi khác, thì được sử dụng cho 3G.

2.3 Những nét đặc trưng nổi bật của WiMax

WiMax là một giải pháp băng rộng vô tuyến có khả năng đáp ứng một tập nhiềuđòi hỏi đặc trưng và linh hoạt trong triển khai và giới thiệu các dịch vụ tiềm năng Mộtvài trong số những tính năng nổi bật đó là:

Lớp vật lý dựa trên OFDM: Lớp vật lý WiMax (PHY) được dựa trên ghép kênh

phân chia theo tần số trực giao, một giải pháp để khắc phục vấn đề đa đường và chophép WiMax hoạt động trong các điều kiện NLOS

Các tốc độ dữ liệu đỉnh rất cao: WiMax có dung lượng hỗ trợ các tốc độ dữ liệu

đỉnh rất cao Trên thực tế, tốc độ dữ liệu PHY đỉnh khoảng 74Mbps khi sử dụng dải

phổ rộng 20MHz Điển hình hơn, sử dụng một dải phổ 10MHz sử dụng lưu đồ TDDvới tỷ lệ UL/DL là 3:1, tốc độ dữ liệu đỉnh PHY khoảng 25Mbps và 6,7Mbps chođường xuống và đường lên Các tốc độ dữ liệu PHY đỉnh này đạt được khi sử dụngđiều chế QAM với tỷ lệ mã hoá hiệu chỉnh lỗi 5/6 Dưới điều kiện tín hiệu tốt, tốc độ

dữ liệu đỉnh có thể đạt được cao hơn nếu sử dụng đa ăng-ten và ghép kênh không gian

Hỗ trợ tốc độ dữ liệu và băng thông nhiều mức: WiMax có một kiến trúc lớp

vật lý có thể thay đổi và cho phép tốc độ dữ liệu dễ thay đổi với băng thông kênh khảdụng Sự thay đổi này được hỗ trợ trong phương thức OFDM, nơi mà kích cỡ FFT(chuyển đổi Fourier nhanh) có thể được chia nhỏ dựa trên băng thông kênh khả dụng

Ví dụ, một hệ thống WiMax có thể sử dụng 128bít, 512bít hay 1048bít FFT dựa trênbăng thông kênh 1,25MHz, 5MHz, hay 10MHz tương ứng việc phân chia này đượcthực hiện để hỗ trợ chuyển vùng người dùng qua các mạng khác nhau khi băng thôngcấp phát khác nhau

Mã hóa và điều chế thích ứng (AMC): WiMax hỗ trợ một số lượng các lưu đồ

mã hoá hiệu chỉnh lỗi trước và điều chế và cho phép lưu đồ được thay đổi trên mộtngười sử dụng và trên khung cơ bản, dựa trên các điều kiện kênh AMC là một kỹthuật hiệu quả để cực đại thông lượng trong kênh đổi tần Giải thuật thích ứng điểnhình gọi cho việc sử dụng lưu đồ mã hoá và điều chế thích ứng mà có thể được hỗ trợbởi tỷ số tín hiệu trên nhiễu và tạp âm tại phía thu như mỗi một người dùng được cungcấp với tốc độ dữ liệu cao nhất có thể để hỗ trợ các kết nối của họ

Tái truyền dẫn lớp kết nối: Đối với các kết nối cần tăng độ tin cậy, WiMax hỗ

trợ các yêu cầu tái truyền dẫn tự động (ARQ) tại lớp kết nối Các kết nối sử dụng ARQyêu cầu mỗi gói được truyền phải có phản hồi nhận được từ phía thu, ngược lại các góikhông có phản hồi nhận được từ phía thu được xem là mất và được truyền lại WiMaxcũng hỗ trợ không bắt buộc lai ghép ARQ, đó là một sự lai ghép hiệu quả giữa FEC vàARQ

Hỗ trợ phương thức TDD và FDD: IEEE 802.16-2004 và IEEE 802.16e-2005

hỗ trợ cả ghép kênh phân chia theo thời gian và ghép kênh phân chia theo tần số, cũngnhư FDD bán song công Nhờ vậy, cho phép thực hiện một hệ thống chi có chi phíthấp TDD hiện được dùng rộng rãi do nó có những ưu điểm như mềm dẻo trong lựachọn tốc độ dữ liệu cho đương xuống và đường lên, có khả năng khai thác đảo kênh,

có khả năng thực hiện trong phổ không kết hợp, và thiết kế máy thu phát ít phức tạp.Tất cả mẫu WiMax ban đầu được dựa trên TDD, ngoại trừ hai hồ sơ WiMax cố định3,5GHz

Đa truy nhập phân chia theo tần số trực giao (OFDMA): WiMax di động sử

dụng OFDM như một kỹ thuật đa truy nhập, ở đó những người sử dụng khác nhau cóthể được cấp phát các tập con tần số OFDM thuận tiện để khai thác phân tập tần số vàphân tập đa người dùng nhằm tăng dung lượng hệ thống

Cấp phát tài nguyên người dùng linh hoạt và động: Cả cấp phát tài nguyên

đường lên và đường xuống được điều khiển bởi một người lập biểu trong trạm gốc.Dung lượng được chia sẻ giữa nhiều người sử dụng theo yêu cầu ban đầu, sử dụng mộtlưu đồ TDM bùng nổ Khi sử dụng phương thức OFDMA-PHY, ghép kênh được bổsung trong vùng tần số, bằng cách cấp phát các tập con các sóng mang con OFDMkhác nhau tới những người dùng khác nhau Các tài nguyên có thể được cấp phát trongmiền không gian như khi sử dụng các hệ thống ăng-ten cải tiến tuỳ chọn (AAS) Tiêuchuẩn này cho phép các tài nguyên băng thông được cấp phát theo thời gian, khônggian và tần số, ngoài ra tiêu chuẩn còn có cơ cấu linh hoạt để thông tin cấp phát tàinguyên trên cơ sở khung-khung

Hỗ trợ các kỹ thuật ăng-ten tiên tiến: Giải pháp WiMax đưa vào nhiều liên kết

bên trong khi thiết kế lớp vật lý và cho phép sử dụng các kỹ thuật đa ăng-ten như tạotia, mã hoá không gian thời gian và ghép kênh không gian Những lưu đồ này có thểđược sử dụng để tăng dung lượng hệ thống toàn diện và hiệu quả phổ bằng cách triểnkhai nhiều ăng-ten tại phía phát hay phía thu

Hỗ trợ chất lượng dịch vụ: Lớp MAC WiMax có kiến trúc kết nối định hướng

được thiết kế để hỗ trợ cho một trong các loại ứng dụng bao gồm thoại và các dịch vụ

đa phương tiện Hệ thống đưa ra hỗ trợ tốc độ bit không đổi, tốc độ bit biến đổi, thờigian thực và lưu lượng tràn không phải thời gian thực, cộng thêm lưu lượng dữ liệu tốtnhất MAC WiMax được thiết kế để hỗ trợ một số lượng lớn người dùng, với nhiều kếtnối trên đầu cuối và mỗi kết nối với những yêu cầu riêng về QoS

Bảo mật tin cậy: WiMax hỗ trợ mật mã mạnh mẽ, sử dụng tiêu chuẩn mã hoá cải

tiến (AES) và có giao thức quản lý khoá và bí mật tốt Hệ thống cũng đưa ra một kiếntrúc nhận thực rất linh hoạt dựa trên giao thức nhận thực mở rộng (EAP) cho phép sự

đa dạng của uỷ nhiệm người dùng, bao gồm tên người dùng/mật khẩu, chứng nhận số

và thẻ thông minh

Hỗ trợ di động: Sự khác biệt WiMax di động là trong hệ thống có các kỹ thuật

hỗ trợ bảo mật chuyển giao liên tục cho các ứng dụng di động hoàn toàn và thỏa mãntrễ như VoIP Hệ thống còn hỗ trợ các kỹ thuật tiết kiệm công suất nhằm kéo dài tuổithọ pin của các thiết bị thuê bao cầm tay Các cải tiến trong lớp vật lý như ước tính

kênh tần số, kênh con đường lên và điều khiển công suất cũng định rõ trong việc hỗtrợ các ứng dụng di động

Kiến trúc dựa trên IP: Diễn đàn WiMax đã định nghĩa một kiến trúc mạng liên

quan dựa trên toàn bộ nền IP Tất cả các dịch vụ đầu cuối-đầu cuối được phân phốiqua một kiến trúc IP tin cậy trên các giao thức theo chuẩn IP cho vận chuyển đầu cuối-đầu cuối, QoS, quản lý phiên, bảo mật, và tính di động

2.4 Lớp vật lý WiMax

Lớp vật lý WiMax được dựa trên ghép kênh phân chia theo tần số trực giao.OFDM là lưu đồ truyền dẫn của việc lựa chọn để cho phép truyền thông đa phươngtiện video, dữ liệu tốc độ cao và sử dụng cho các hệ thống băng rộng thương mại baogồm DSL, Wi-Fi, DVB-H, và MediaFLO, bên cạnh WiMax OFDM là một lưu đồhiệu quả cho truyền dẫn tốc độ dữ liệu cao trong môi trường vô tuyến đa đường vàkhông trực diện Trong phần này, chúng ta chỉ ra cơ sở của OFDM và cung cấp mộtcái nhìn tổng quan về lớp vật lý WiMax

OFDM là một giải pháp điều chế đa sóng mang, có lợi thế về hiệu quả phổ của.Trong phương pháp điều chế này các sóng mang con được lựa chọn để tất cả trực giaotới một sóng mang con khác qua khoảng ký hiệu, vì vậy tránh sự chồng chéo giữa cáckênh sóng mang con và làm hạn chế nhiễu giữa chúng Việc lựa chọn sóng mang conđầu tiên cần thỏa mãn các điều kiện: là một số nguyên chu trình trong một chu kỳ kýhiệu và thiết lập khoảng cách giữa các sóng mang con liền kề (băng thông sóng mangcon) là Bsc = B/L (trong đó B là băng thông - bằng tốc độ dữ liệu và L là số các sóngmang con); đảm bảo rằng tất cả các tần số trực giao với một tần số khác trong một chu

kỳ ký hiệu Điều này chỉ ra rằng tín hiệu OFDM là tương đương với chuyển đổiFourier rời rạc ngược (IDFT) của khối tuần tự dữ liệu lấy L tại mọi thời điểm Vì lý do

trên, máy phát và máy thu OFDM làm việc dễ dàng nếu chúng ta sử dụng IFFT vàFFT

Để loại bỏ ISI, các khoảng bảo vệ giữa các ký hiệu OFDM được sử dụng Khikhoảng bảo vệ lớn hơn trải trễ đa đường mong muốn, ISI có thể được loại bỏ hoàntoàn Tuy nhiên, thêm vào một khoảng bảo vệ, dẫn đến tổn hao công suất và giảm hiệusuất băng thông Công suất bị tổn hao phụ thuộc vào sự phân chia khoảng ký hiệuOFDM là thời gian bảo vệ Vì thế, khi chu kỳ ký hiệu càng lớn - điều này có nghĩa làđòi hỏi nhiều sóng mang con hơn, dẫn đến hiệu quả băng thông và tổn hao công suấtcàng bé

Khi thiết kế OFDM, kích cỡ FFT cần được lựa chọn cẩn thận như một sự dunghòa giữa giải pháp chống lại đa đường, dịch chuyển Doppler, chi phí thiết kế và độphức tạp Đối với một băng thông định sẵn, việc lựa chọn kích cỡ FFT lớn sẽ làm giảmkhoảng cách sóng mang con và tăng thời gian ký hiệu Điều này làm nó dễ dàng bảo

vệ chống lại trải trễ đa đường Tuy nhiên, sự giảm khoảng cách sóng mang con, cũnglàm cho hệ thống bị nguy hiểm do nhiễu giữa các sóng mang con do trải Doppler trongcác ứng dụng di động

2.4.2 Những lợi thế và bất lợi của OFDM

OFDM có một vài ưu điểm qua các giải pháp cho truyền dẫn tốc độ cao như sau:

 Giảm độ phức tạp tính toán: OFDM dễ dàng triển khai khi chúng ta sử dụng

FFT/IFFT và các yêu cầu xử lý tăng chút ít so với mức tăng tuyến tính của băngthông và tốc độ dữ liệu Độ phức tạp tính toán của OFDM là O(BlogBTm), trong

đó B là băng thông và Tm là trải trễ Độ phức tạp này thấp hơn so với hệ thốngcân bằng tiêu chuẩn - O(B2Tm)

 Mức độ giảm hiệu năng khi trễ vượt quá giới hạn: Hiệu năng của hệ thống

OFDM giảm đi khi trễ vượt quá giá trị thiết kế Người ta thường dùng mã hoálớn và các kích cỡ chòm sao nhỏ để cung cấp các tốc độ thấp hơn, có độ ổnđịnh cao nhằm chống lại trải trễ Nói cách khác, OFDM thích hợp tốt cho mãhóa và điều chế thích nghi vì chúng cho phép hệ thống làm việc một cách hiệuquả nhất trong điều kiện băng thông có thể Điều này tương phản với sự suygiảm đột ngột do truyền lan lỗi mà các hệ thống đơn sóng mang mắc phải nhưtrải trễ vượt quá giá trị mà mỗi bộ cân bằng được thiết kế

 Tận dụng phân tập tần số: OFDM tạo thuận lợi cho mã hoá và xen giữa các

sóng mang con trong miền tần số Các giải pháp này cung cấp tính bền vững

chống lại các lỗi có tính bùng nổ do một phần phổ phát đi rơi vào fading Thực

tế, WiMax định nghĩa sự hoán đổi sóng mang con cho phép các hệ thống khaithác triệt để các tập song mang đó

 Sử dụng cơ cấu đa truy nhập: OFDM có thể được sử dụng như một cơ cấu đa

truy nhập, trong đó các sóng con khác nhau được phân chia giữa những ngườidùng Lưu đồ này gọi là OFDMA, được triển khai trong WiMax di động Đốivới các kênh thay đổi chậm theo thời gian, dung lượng hệ thống tăng lên đáng

kể thông qua thích ứng tốc độ dữ liệu theo từng thuê bao phụ thuộc vào tỷ số tínhiệu trên nhiễu của từng sóng mang con riêng rẽ

 Có khả năng chống lại nhiễu băng hẹp: OFDM liên quan với nhiễu băng hẹp

bởi vì nhiễu trên chỉ ảnh hưởng một phần nhỏ các sóng mang con

 Thích hợp cho giải điều chế liên kết: Trong các hệ thống OFDM, chúng ta dễ

dàng thực hiện ước tính kênh dựa trên hoa tiêu nên chúng thích hợp cho các lưu

đồ giải điều chế liên kết Phương pháp này có hiệu quả công suất lớn hơn Mặc dù có những ưu điểm trên, nhưng OFDM cũng có một số bất lợi Thứ nhất,vấn đề liên quan tới tín hiệu OFDM khi các tín hiệu này có tỷ lệ đỉnh trên trung bìnhcao, điều đó gây ra méo phi tuyến và bị cắt xén, dẫn đến không hiệu quả công suấtthấp và cần được loại bỏ Thứ hai, các tín hiệu OFDM rất nhạy cảm với phân tán tần

số và nhiễu pha, vì vậy, khi thiết kế cần giảm bớt những ảnh hưởng này Điều này đòihỏi phải có một cơ chế đồng bộ tần số chính xác

2.4.3 Các tham số OFDM trong WiMax

Như đã đề cập ở phần trước, các phiên bản di động và cố định của WiMax là sựtriển khai khác nhau trong lớp vật lý OFDM WiMax cố định theo chuẩn IEEE 802.16-

2004 sử dụng lớp vật lý OFDM dựa trên 256 FFT, còn WiMax di động theo chuẩnIEEE 802.16e-2005 sử dụng lớp vật lý dựa trên OFDMA có khả năng phân chia được.Trong trường hợp WiMax di động, các kích thước FFT có thể thay đổi từ 128bit đến2048bit

Bảng 2.6 chỉ ra các tham số liên quan OFDM cho cả lớp vật lý OFDM và lớp vật

lý OFDMA Các tham số này chỉ là một tập giới hạn của các mẫu cần được triển khai

và không cấu thành một tập đầy đủ các giá trị có thể

Bảng 2 5: Các tham số mẫu lưu lượng cho các ứng dụng không dây băng rộng

Lướt Web, thư điện

tử, bản tin khẩn, download file

IPTV, download phim, chia

sẻ video Lưu lượng

Lớp vật lý OFDM WiMax cố định: Với phiên bản này, lớp vật lý có kích thước

FFT là 256, trong đó 192 thuê bao sóng con sử dụng truyền tải dữ liệu, 8 sóng con sửdụng làm hoa tiêu cho ước tính kênh và đồng bộ, số còn lại sử dụng cho mục đích bảo

vệ Do kích thước FFT là cố định, khoảng cách giữa các sóng mang con thay đổi theo

độ rộng băng thông kênh Khi các băng thông lớn hơn được sử dụng, khoảng cáchsóng mang con tăng lên và thời gian ký hiệu giảm đi Lúc đó, một phần lớn hơn củathời gian ký hiệu cần được cấp phát như thời gian bảo vệ để loại bỏ trải trễ Bảng 1.3

đã chỉ ra rằng WiMax cho phép biên độ thời gian bảo vệ lớn, vì thế, các nhà thiết kế hệthống có thể dung hòa giữa hiệu quả phổ và trải trễ Với trải trễ cực đại, thời gian bảo

vệ là 25% thời khoảng bảo vệ được sử dụng, với khoảng thời này nó cho phép trải trễlên tới 16¡s khi hoạt động trong kênh 3,5MHz và lên tới 8¡s khi hoạt động trong kênh7MHz Trong các kênh đa đường liên quan bình thường, thời gian bảo vệ mào đầu cóthể giảm xuống nhỏ hơn 3%

Lớp vật lý OFDMA WiMax di động: Trong WiMax di động, kích thước FFT

thay đổi từ 128 đến 2048 sóng con Khi băng thông khả dụng tăng, kích thước FFTcũng tăng lên, vì thế, khoảng cách sóng mang con luôn luôn là 10,94 KHz Điều nàylàm cho khoảng ký hiệu OFDM giữ nguyên và giảm tối đa ảnh hưởng khi phân chia ở

các lớp cao hơn Việc thiết kế chia nhỏ là một giải pháp nhằm làm giảm chi phí.Khoảng cách sóng mang con 10,94KHz được chọn như một sự dung hòa nhằm thoảmãn yêu cầu trải trễ và trải Doppler trong môi trường hỗn hợp di động và cố định.Khoảng cách sóng mang này hỗ trợ các giá trị trải trễ lên tới 20¡s và tốc độ di chuyểncủa máy đầu cuối lên tới 125km/h khi hoạt động ở dải tần 3,5GHz Khi khoảng cáchsóng mang con 10,94 Khz, người ta ngầm định kích thước FFT 128, 512, 1024, 2048được sử dụng cho băng thông kênh1,25 MHz, 5MHz, 10MHz, và 20MHz Tuy nhiên,chúng ta cần chú ý rằng WiMax di động có thể thêm một số mẫu băng thông bổ sung.

Ví dụ, mẫu tương thích với WiBro sẽ sử dụng băng thông kênh 8,75MHz và 1024FFT Điều này rõ ràng yêu cầu một khoảng cách sóng mang con khác nhau và không

có những đặc tính phân chia tương tự

Bảng 2 6: Các tham số OFDM được sử dụng trong WiMAX

WiMax cố định

Lớp vật lý OFDM WiMax di động

Số các sóng mang con băng

Thời gian bảo vệ hay tiền tố

Tỷ lệ chồng mẫu (Fs/BW)

Phụ thuộc vào băng thông: 7/6 cho 256 OFDM, 8/7 cho các băng 1,75MHz, và 28/25 cho các băng 1,25MHz, 1,5MHz, 2MHz, hay 2,75MHz

Thời gian ký hiệu có ích(µs) 64 91,4

Khoảng thời gian ký hiệu

Số các ký hiệu OFDM trong

2.4.4 Kênh con hoá: OFDMA

Các sóng mang con khả dụng được chia thành một số nhóm gọi là các kênh con.WiMax cố định dựa trên lớp vật lý OFDM cho phép giới hạn khuôn dạng của kênh

con chỉ trong đường lên Tiêu chuẩn định nghĩa 16 kênh con, trong đó 1,2,4,8 hoặctoàn bộ kênh con được ấn định cho một trạm thuê bao ở đường lên Kênh con hoáđường lên trong WiMax cố định cho phép các trạm thuê bao, khi phát số liệu chỉ sửdụng một phần (khoảng 1/16) của băng thông được cấp phát do trạm gốc đảm nhận.Điều này cho phép cải tiến năng lượng dự trữ, dẫn đến làm tăng hiệu năng và/hoặctăng tuổi thọ pin của các trạm thuê bao Tham số kênh con hoá 1/16 cung cấp 12dBtăng ích cho năng lượng dự trữ.

WiMax di động dựa trên lớp vật lý OFDMA cho phép kênh con hoá trong cảđường lên và đường xuống Các kênh con xác định đơn vị tài nguyên tần số cực tiểuđược cấp phát bởi trạm gốc Vì thế, các kênh con khác nhau có thể được cấp phát tớinhững người dùng khác nhau như một kỹ thuật đa truy nhập Kiểu lưu đồ đa truy nhậpnày được gọi là đa truy nhập phân chia theo tần số trực giao (OFDMA) và có tênWiMax-PHY di động

Các kênh con được hình thành từ các sóng mang con kề nhau hoặc các sóngmang con giả ngẫu nhiên trên phổ tần số Các kênh con hình thành sự phân phối cácsóng mang con có khả nang cung cấp phân tập tần số tốt hơn nên được dùng rộng rãicho các ứng dụng di động WiMax định nghĩa vài cơ cấu kênh con hoá dựa trên phânphối các sóng mang ở cả đường lên và đường xuống Một trrong những cơ cấu đó gọi

là PUSC (sử dụng một phần sóng mang con) Cơ chế này được sử dụng rộng rãi chonhiều triển khai của WiMax di động Đối với PUSC trong băng thông 15MHz, cácmẫu WiMax ban đầu định nghĩa 15 kênh con cho đường xuống và 17 kênh con chođường lên Còn đối với băng thông 10MHz, số kênh con là 30 và 35 kênh

Lưu đồ kênh con hoá dựa trên các sóng mang con liền kề trong WiMax được gọi

là mã hoá và điều chế thích ứng băng (AMC) Mặc dù phân tập tần số bị mất, nhưngbăng AMC cho phép các nhà thiết kế hệ thống khai thác tối đa phân tập đa người dùng

và cấp phát kênh con tới người dùng dựa trên đáp ứng tần số Phân tập đa người dùngcho phép làm tăng dung lượng hệ thống đáng kể trong truờng hợp hệ thống cung cấpcho mỗi người dùng một kênh con nhằm cực đại thông số SINR thu Nói chung, cáckênh con liền kề thích hợp hơn cho các ứng dụng cố định và ít di động

2.4.5 Cấu trúc khung và khe

Lớp vật lý WiMax đảm đương việc cấp phát khe và khung qua giao diện vôtuyến Tài nguyên tần số-thời gian tối thiểu được cấp phát bởi một hệ thống WiMaxcho một kết nối được gọi là khe Mỗi khe bao gồm một kênh con trên 1, 2 hay 3 kýhiệu OFDM, tuỳ thuộc vào lưu đồ kênh con hoá được sử dụng Một chuỗi liền kề các