Bài tập lớn kiến trúc máy tính tổng quan kiến trúc máy tính

Bài tập lớn Kiến trúc máy tính MỤC LỤC DANH MỤC CÁC HÌNH VẼ II DANH MỤC CÁC BẢNG BIỂU II MỞ ĐẦU CHƯƠNG TỔNG QUAN KIẾN TRÚC MÁY TÍNH 1.1 Chức .2 1.2 Cấu trúc CHƯƠNG RAM 2.1 Hoạt động nhớ 2.2 RAM 10 2.2.1 Cấu trúc DRAM SRAM 10 2.3 Tổ chức nhớ .15 Tổ chức nhớ SRAM 16 Tổ chức nhớ DRAM 16 Tổ chức DRAM nâng cao .17 SDRAM 17 DDR SDRAM .19 TÀI LIỆU THAM KHẢO .22 Nguyễn Thái Châu (2121050525) I Lớp DCCTCLC66A1 Bài tập lớn Kiến trúc máy tính DANH MỤC CÁC HÌNH VẼ Hình 1-1 Máy tính: Cấu trúc cấp cao .3 Hình 1-2 Các yếu tố máy tính đa lõi Hình 1-3 Bộ xử lý zEnterprise EC12 (PU) Sơ đồ chip Hình 1-4 zEnterprise EC12 Bố cục cốt lõi .6 Hình 2-1 Hoạt động ô nhớ Hình 2-2 Phần tử nhớ DRAM bit 11 Hình 2-3 Phần tử nhớ DRAM bit .13 Hình 2-4 Đặc tính giá thành SRAM DRAM 14 Hình 2-5 Giao tiếp xử lý nhớ 15 Hình 2-6 Tổ chức nhớ SRAM 16 Hình 2-7 Tổ chức nhớ DRAM 16 Hình 2-8 RAM động đồng 256Mb 17 Hình 2-9 Thời gian đọc SDRAM (Độ dài liên tục = 4, độ trễ = 2) 19 Hình 2-10 hệ DDR 20 DANH MỤC CÁC BẢNG BIỂU Bảng 2-1 Các loại nhớ bán dẫn Bảng 2-2 Giải thích thuật ngữ RAM động đồng (Hình 2-8) .18 Bảng 2-3 Đặc điểm DDR .20 Nguyễn Thái Châu (2121050525) II Lớp DCCTCLC66A1 Bài tập lớn Kiến trúc máy tính Nguyễn Thái Châu (2121050525) III Lớp DCCTCLC66A1 Bài tập lớn Kiến trúc máy tính MỞ ĐẦU Kiến trúc máy tính đề cập đến thuộc tính hệ thống mà lập trình viên nhìn thấy hay nói cách khác thuộc tính có tác động trực tiếp đến việc thực thi logic chương trình Một thuật ngữ thường sử dụng thay cho kiến trúc máy tính kiến trúc tập lệnh (ISA) ISA xác định định dạng hướng dẫn, mã lệnh, ghi, lệnh nhớ liệu; ảnh hưởng lệnh thực thi ghi nhớ; thuật toán để kiểm sốt việc thực thi lệnh Tổ chức máy tính đề cập đến đơn vị hoạt động kết nối chúng để thực đặc điểm kiến trúc Ví dụ thuộc tính kiến trúc bao gồm tập lệnh, số lượng bit sử dụng để biểu diễn kiểu liệu khác (ví dụ: số, ký tự), chế I / O kỹ thuật định địa nhớ Các thuộc tính tổ chức bao gồm chi tiết phần cứng suốt người lập trình, chẳng hạn tín hiệu điều khiển; giao diện máy tính thiết bị ngoại vi; công nghệ nhớ sử dụng Trong lịch sử, ngày nay, khác biệt kiến trúc tổ chức điều quan trọng Nhiều nhà sản xuất máy tính cung cấp nhóm mơ hình máy tính, tất có kiến trúc có khác biệt tổ chức Do đó, mơ hình khác gia đình có giá đặc điểm hiệu suất khác Hơn nữa, kiến trúc cụ thể kéo dài nhiều năm bao gồm số mơ hình máy tính khác nhau, tổ chức thay đổi theo cơng nghệ thay đổi Một ví dụ bật hai tượng kiến trúc Hệ thống IBM / 370 Kiến trúc giới thiệu lần vào năm 1970 bao gồm số mơ hình Khách hàng có u cầu khiêm tốn mua mơ hình rẻ hơn, chậm và, nhu cầu tăng lên, sau nâng cấp lên mơ hình đắt hơn, nhanh mà không cần phải từ bỏ phần mềm phát triển Trong năm qua, IBM giới thiệu nhiều mơ hình với cơng nghệ cải tiến để thay mơ hình cũ hơn, mang đến cho khách hàng tốc độ cao hơn, chi phí thấp hai Các mơ hình giữ nguyên kiến trúc để khoản đầu tư vào phần mềm khách hàng bảo vệ Đáng ý, kiến trúc System / 370, với vài cải tiến, tồn ngày kiến trúc dịng sản phẩm máy tính lớn IBM Bài tập lớn Kiến trúc máy tính CHƯƠNG TỔNG QUAN KIẾN TRÚC MÁY TÍNH Máy tính hệ thống phức tạp; máy tính đương đại chứa hàng triệu linh kiện điện tử Điều quan trọng nhận chất phân cấp hầu hết hệ thống phức tạp, bao gồm máy tính [SIMO96] Hệ thống phân cấp tập hợp hệ thống có liên quan với nhau, hệ thống sau phân cấp theo cấu trúc đạt đến mức thấp hệ thống [ CITATION NXB09 \l 1033 ] Bản chất phân cấp hệ thống phức tạp điều cần thiết cho thiết kế mô tả chúng Người thiết kế cần xử lý mức cụ thể hệ thống thời điểm Ở cấp độ, hệ thống bao gồm tập hợp thành phần mối quan hệ chúng với Hành vi cấp phụ thuộc vào đặc tính đơn giản hóa, trừu tượng hóa hệ thống cấp thấp Ở cấp độ, người thiết kế quan tâm đến cấu trúc chức 1.1 Chức Về chất, cấu trúc hoạt động máy tính đơn giản Nói chung, có bốn chức mà máy tính thực hiện:  Xử lý liệu: Dữ liệu có nhiều dạng khác phạm vi yêu cầu xử lý rộng Tuy nhiên, thấy có số phương pháp kiểu xử lý liệu  Lưu trữ liệu: Ngay máy tính xử lý liệu bay (tức liệu đến xử lý, kết xuất lập tức), máy tính phải tạm thời lưu trữ liệu phần liệu xử lý thời điểm Như vậy, có chức lưu trữ liệu ngắn hạn Một điều quan trọng khơng kém, máy tính thực chức lưu trữ liệu lâu dài Các tập tin liệu lưu trữ máy tính để phục vụ cho việc truy xuất cập nhật sau  Di chuyển liệu: Môi trường hoạt động máy tính bao gồm thiết bị đóng vai trị nguồn đích liệu Khi liệu nhận gửi đến thiết bị kết nối trực tiếp với máy tính, q trình gọi đầu vào - đầu (I / O) thiết bị coi thiết bị ngoại vi Khi liệu di chuyển khoảng cách xa hơn, đến từ thiết bị từ xa, q trình gọi truyền thơng liệu Bài tập lớn Kiến trúc máy tính  Điều khiển: Trong máy tính, điều khiển quản lý tài nguyên máy tính điều phối hoạt động phận chức theo hướng dẫn 1.2 Cấu trúc MÁY TÍNH MỘT BỘ XỬ LÝ ĐƠN GIẢN Hình 1-1 Máy tính: Cấu trúc cấp cao Hình 1-1 cung cấp nhìn phân cấp cấu trúc bên máy tính xử lý đơn truyền thống Có bốn thành phần cấu trúc chính:  Khối xử lý trung tâm (CPU): Điều khiển hoạt động máy tính thực chức xử lý liệu nó; thường gọi đơn giản xử lý  Bộ nhớ chính: Lưu trữ liệu  I/O: Di chuyển liệu máy tính mơi trường bên ngồi Bài tập lớn Kiến trúc máy tính  Kết nối hệ thống: Một số chế cung cấp giao tiếp CPU, nhớ I / O Một ví dụ phổ biến kết nối hệ thống bus hệ thống, bao gồm số dây dẫn mà tất thành phần khác gắn vào  Khối điều khiển: Điều khiển hoạt động CPU máy tính  Đơn vị số học logic (ALU): Thực chức xử lý liệu máy tính  Thanh ghi: Cung cấp nhớ cho CPU  Kết nối CPU: Một số chế cung cấp giao tiếp đơn vị điều khiển, ALU ghi CẤU TRÚC MÁY TÍNH ĐA LÕI  Đơn vị xử lý trung tâm (CPU): Phần máy tính tìm nạp thực thi lệnh Nó bao gồm ALU, đơn vị điều khiển ghi Một hệ thống với đơn vị xử lý thường gọi đơn giản xử lý  Core: Một đơn vị xử lý riêng lẻ chip xử lý Một lõi có chức tương đương với CPU hệ thống CPU Các đơn vị xử lý chuyên biệt khác, chẳng hạn đơn vị tối ưu hóa cho hoạt động vectơ ma trận, gọi lõi  Bộ xử lý: Một miếng silicon vật lý chứa nhiều lõi Bộ xử lý thành phần máy tính thơng dịch thực lệnh Nếu xử lý chứa nhiều lõi, gọi xử lý đa lõi Bài tập lớn Kiến trúc máy tính Hình 1-2 Các yếu tố máy tính đa lõi  Logic lệnh: Điều bao gồm nhiệm vụ liên quan đến việc tìm nạp lệnh giải mã lệnh để xác định thao tác lệnh vị trí nhớ tốn hạng  Đơn vị số học logic (ALU): Thực hoạt động định lệnh  Logic tải / lưu trữ: Quản lý việc truyền liệu đến từ nhớ thơng qua nhớ đệm Bài tập lớn Kiến trúc máy tính Hình 1-3 Bộ xử lý zEnterprise EC12 (PU) Sơ đồ chip Hình 1-4 zEnterprise EC12 Bố cục cốt lõi  IDU (đơn vị giải mã lệnh): IDU cấp từ đệm IFU chịu trách nhiệm phân tích giải mã tất mã hoạt động z / Architecture  LSU (bộ lưu trữ tải): LSU chứa đệm liệu 96-kB L1, quản lý lưu lượng liệu đệm liệu L2 đơn vị thực thi chức Nó chịu trách nhiệm xử lý tất kiểu truy cập toán hạng độ dài, chế độ định dạng định nghĩa z / Architecture  XU (đơn vị dịch): Đơn vị dịch địa logic từ lệnh thành địa vật lý nhớ XU chứa đệm nhìn sang bên Bài tập lớn Kiến trúc máy tính dịch (TLB) sử dụng để tăng tốc độ truy cập nhớ TLB thảo luận Chương  FXU (đơn vị điểm cố định): FXU thực phép toán số học điểm cố định  BFU (đơn vị dấu phẩy động nhị phân): BFU xử lý tất phép toán dấu phẩy động nhị phân thập lục phân, phép toán nhân điểm cố định  DFU (đơn vị dấu phẩy động thập phân): DFU xử lý hoạt động dấu phẩy động dấu phẩy cố định số lưu trữ dạng chữ số thập phân  RU (bộ khôi phục): RU giữ trạng thái hoàn chỉnh hệ thống bao gồm tất ghi, thu thập tín hiệu lỗi phần cứng quản lý hành động khôi phục phần cứng  COP (bộ đồng xử lý chuyên dụng): COP chịu trách nhiệm nén mã hóa liệu cho lõi  I-cache: Đây đệm lệnh L1 64-kB, cho phép IFU tìm nạp trước lệnh trước chúng cần thiết  Điều khiển L2: Đây logic điều khiển quản lý lưu lượng thông qua hai đệm L2  Data-L2: Bộ nhớ đệm liệu L2 MB cho tất lưu lượng nhớ khác với lệnh  Hướng dẫn L2: Bộ nhớ đệm lệnh L2 MB Bài tập lớn Kiến trúc máy tính CHƯƠNG RAM 2.1 Hoạt động nhớ Phần tử nhớ bán dẫn ô nhớ Mặc dù nhiều công nghệ điện tử sử dụng, tất ô nhớ bán dẫn có chung số thuộc tính:  Chúng thể hai trạng thái ổn định, sử dụng để biểu diễn nhị phân  Chúng có khả viết thành (ít lần), để thiết lập trạng thái  Chúng có khả đọc để cảm nhận trạng thái Hình 2-5 Hoạt động nhớ Hình 2-1 mơ tả hoạt động nhớ Thơng thường nhất, tế bào có ba thiết bị đầu cuối chức có khả mang tín hiệu điện Như tên cho thấy, đầu cuối chọn chọn ô nhớ cho thao tác đọc ghi Đầu cuối điều khiển cho biết đọc ghi Để ghi, đầu cuối cung cấp tín hiệu điện đặt trạng thái ô thành Để đọc, đầu cuối sử dụng cho đầu trạng thái ô Thông thường ta ta phân làm hoạt động là:  Hoạt động ghi liệu  Hoạt động đọc liệu Giữa ghi (write) đọc (read) có đường chung chọn (select) khác liệu (data in) cảm nhận (sense)  Cảm nhận (sense) cảm nhận thông tin ghi ô nhớ mức hay mức từ sense ta đưa trạng thái logic đưa vào phần cứng khác đưa vào xử lý, Bài tập lớn Kiến trúc máy tính  Dữ liệu (Data in): Là ta muốn ghi vào ô nhớ trạng thái mức cao hay mức thấp, Mức hay mức  Chọn (Select): Ta có mảng nhớ (Memory array) chứa nhiều cell Để truy cập vào cell này, ta phải có đường liệu chọn (select) để chọn vùng nhớ đó, nhớ để bắt đầu thao tác ghi liệu  Điều khiển (Control): Điều khiển hoạt động đọc ghi Memory Type Random-access memory (RAM) Read-only memory (ROM) Programmable ROM (PROM) Category Read-write memory Electrically, byte-level Read-only memory Not possible Erasable PROM (EPROM) Electrically Erasable PROM (EEPROM) Flash memory Erasure Write Mechanism Electrically Volatile Masks UV light, chiplevel Read-mostly memory Volatility Electrically, byte-level Nonvolatile Electrically Electrically, block-level Bảng 2-1 Các loại nhớ bán dẫn Bảng 2.1 Liệt kê loại nhớ bán dẫn Phổ biến gọi nhớ truy xuất ngẫu nhiên (Random-access memory) hay gọi RAM Và số nhớ đọc để lưu chương trình (read-only memory) hay gọi ROM Điểm giống khác biệt RAM phần lại là:  RAM nhớ có khả vừa ghi vừa đọc (Read-write memory) khác với phần lại nhớ đọc (Read-only memory) nhớ chủ yếu đọc (Read-mostly memory)  Erasure (Dọn dẹp): RAM xố nội dung nhớ (Electrically, byte-level)  Cơ chế RAM ghi điện Bài tập lớn Kiến trúc máy tính  Đặc tính bay (Volatility): liệu ghi nhớ bị đi, khơng cịn lưu trữ nguồn cung cấp cho nhớ bị ngắt quãng Trái ngược với nhớ RAM, nhớ ROM lưu trữ liệu kể nguồn cung cấp khơng cịn (Nonvolatile)  Và điểm chung RAM phần lại: nhớ bán dẫn, có chức lưu trữ liệu lệnh 2.2 RAM Công nghệ RAM chia thành hai công nghệ:  RAM động (Dynamic RAM) hay gọi DRAM  RAM tĩnh (Static RAM) hay gọi SRAM 2.2.1 Cấu trúc DRAM SRAM Cấu trúc RAM động (DRAM-Dynamic RAM)  Yếu tố lưu trữ liệu chế dùng tụ điện để lưu trữ trạng thái nạp  Nếu trạng thái tụ điện mà nạp liệu mức Cịn tụ điện DRAM ko nạp (rỗng) mức Sự diện khơng có điện tích tụ điện hiểu hệ nhị phân  Vì điện tích tụ điện bị rị, phải có chế để trì thơng tin nạp tụ điện Thì chế charge refreshing tụ điện (capacitors)  Thuật ngữ động lực học (Dynamic) đề cập đến xu hướng điện tích lưu trữ bị rị rỉ ngoài, nguồn điện cấp liên tục Bài tập lớn Kiến trúc máy tính Hình 2-6 Phần tử nhớ DRAM bit Hình 2-2 cấu trúc DRAM điển hình cho riêng lẻ lưu trữ bit Bộ nhớ DRAM tổ chức thành ma trận nhớ (thường ma trận vuông), đường địa (Adress line) dây hàng ma trận, đường bit (Bit Line) dây cột Phần tử nhớ đặt giao điểm dây hàng cột Phần tử nhớ đặt giao điểm dây hàng cột Transistor hoạt động khoá điện tử Transistor có cực cực cổng G (Gate) nằm phía phía đường địa (Adress line), cực máng D (Drain) nằm phía đường Bit (Bit line) cực nguồn S (Source) nằm phía tụ điện Trong cực G (Gate) cực điều khiển, D nối với S G có mức điện áp cao (1) so với S, ngược lại điện trở D S lớn  Việc ghi (Write) Khi đường địa có mức tích cực (1), T trạng thái mở, nối tụ điện C với đường bit bit Nếu thao tác ghi giá trị cần phải đặt đường bit Nếu giá trị tụ C nạp tới điện áp ứng với giá trị đường bit, cịn giá trị tụ C bị phóng hết điện tích, tức có giá trị  Việc đọc (Read) Việc đọc phức tạp ghi chút tụ điện tích tụ C ứng với giá trị cần đọc nhỏ Trước đặt đường địa lên mức tích cực, cần phải đặt lên Bài tập lớn Kiến trúc máy tính đường bit điện áp 1/2 mức chênh lệch điện áp ứng với mức điện áp ứng với mức Điện áp tụ làm cho điện áp đường bit thay đổi chút theo chiều hướng tăng giảm, tuỳ thuộc vào việc nhớ giá trị (high) hay (low) Sự thay đổi nhỏ điện áp đường bit truyền tới đầu vào khuếch đại nhạy, đầu ta nhận điện áp ứng với giá trị bit chứa tụ C  Làm tươi (Refresh) Vì tụ điện có điện trở rị transistor T mắc nối tiếp với dù trạng thái cấm có điện trở định, nạp, điện tích tụ C liên tục bị phóng, sau khoảng thời gian định làm thơng tin thơng tin mà C chứa Chính cần phải nạp điện lại cho tụ C trước điện áp tụ giảm thấp ngưỡng đó, việc cịn gọi “làm tươi” (refresh) Để làm tươi ô nhớ DRAM, cần phải đọc nội dung viết trở lại Việc làm tươi phải tiến hành đặn theo chu kỳ định, gọi chu kỳ làm tươi; Tên gọi RAM động (Dynamic RAM) xuất phát từ hoạt động Cấu trúc RAM tĩnh (SRAM-Static RAM) Ngược lại, RAM tĩnh (SRAM) thiết bị kỹ thuật số sử dụng phần tử logic sử dụng xử lý  Trong SRAM, giá trị nhị phân lưu trữ cách sử dụng cấu hình cổng logic flip-flop truyền thống  RAM tĩnh giữ liệu miễn nguồn cung cấp cho  Khi phần tử nhớ thiết lập giá trị nhớ thiết lập cho giá trị Vì người ta gọi phần tử nhớ RAM tĩnh (Static Random Access Memory) Bộ nhớ xây dựng từ phần tử bit gọi nhớ RAM tĩnh Bài tập lớn Kiến trúc máy tính Hình 2-7 Phần tử nhớ DRAM bit Hình 2-3 thể cấu trúc bit nhớ SRAM, sử dụng Transistor kí hiệu từ T1 đến T6 Trong có Transistor NPN T1 đến T4 Transistor PNP T5 T6 hoạt động công tắc điện tử để kết nối đường Bit line đường C1 đường Bit line đường C2 Ở trạng thái logic 1, điểm C1 cao (1) điểm C2 thấp (0); trạng thái này, T1 T4 tắt T2 T3 bật.1 Ở trạng thái logic 0, điểm C1 mức thấp (0) điểm C2 mức cao (1); trạng thái này, T1 T4 bật T2 T3 tắt Cả hai trạng thái ổn định miễn đặt điện áp dịng điện chiều (một chiều) Khơng giống DRAM, không cần làm để giữ lại liệu Như DRAM, dòng địa SRAM sử dụng để mở đóng cơng tắc Dịng địa điều khiển hai bóng bán dẫn (T5 T6) Khi tín hiệu áp dụng cho đường này, hai bóng bán dẫn bật, cho phép hoạt động đọc ghi Đối với hoạt động ghi, giá trị bit mong muốn áp dụng cho dòng B, phần bù áp dụng cho dịng B Điều buộc bốn bóng bán dẫn (T1, T2, T3, T4) trạng thái thích hợp Đối với thao tác đọc, giá trị bit đọc từ dòng B Bài tập lớn Kiến trúc máy tính So sánh nhớ SRAM nhớ DRAM Hình 2-8 Đặc tính giá thành SRAM DRAM Hình 2-4 cho ta thấy khác đặc tính giá thành SRAM DRAM Điểm giống SRAM DRAM: Cả SRAM DRAM dễ bay hơi; nghĩa là, nguồn điện phải cung cấp liên tục cho nhớ để bảo toàn giá trị bit Điểm khác SRAM DRAM: RAM Động  Đơn giản để xây dựng, nhỏ  Mật độ tích hợp dày (ô nhỏ => nhiều ô đơn vị diện tích)  Ít tốn Bài tập lớn Kiến trúc máy tính  Yêu cầu mạch làm tươi (refresh circuitry) dùng để tránh bị rị tụ điểm hạn chế DRAM làm cho tốc độ truy xuất nhớ DRAM chậm so với SRAM  Có xu hướng ưa chuộng cho lớn cho yêu cầu nhớ  Được sử dụng cho nhớ RAM Tĩnh  Vì nhớ RAM Tĩnh không yêu cầu mặt làm tươi (refresh) tốc độ SRAM nhanh so với DRAM  Do đặc điểm tương đối này, SRAM sử dụng cho nhớ đệm (cả chip bật tắt) 2.3 Tổ chức nhớ Hình 2-9 Giao tiếp xử lý nhớ Hình 2-5 mơ tả q trình giao tiếp xử lý nhớ, phần bên trái xử lý (Processor) bên phải nhớ (Memory) Các đường tín hiệu giao tiếp xử lý nhớ bao gồm đường địa (address) đường liệu (data) Bên cạnh ta có tín hiệu điều khiển (Control lines) R/W ( Read Write) Bài tập lớn Kiến trúc máy tính Tổ chức nhớ SRAM Hình 2-10 Tổ chức nhớ SRAM Hình 2-6 minh hoạ cho tổ chức nhớ SRAM, đầu vào đường địa theo hàng (row address) cột (column address) Và giao điểm row address column address đại diện cho bit nhớ SRAM Tổ chức nhớ DRAM Hình 2-11 Tổ chức nhớ DRAM Hình 2-7 mơ tả tổ chức nhớ DRAM, bit nhớ (Giao điểm hàng cột) cấu tạo 1-T DRAM Cell Bài tập lớn Kiến trúc máy tính Tổ chức DRAM nâng cao  Một điểm nghẽn hệ thống quan trọng sử dụng vi xử lý hiệu suất cao giao diện với nhớ bên  Chip DRAM truyền thống bị hạn chế kiến trúc bên giao diện với bus nhớ xử lý  Một số cải tiến kiến trúc DRAM khám phá thống trị thị trường RAM động đồng (Synchronous dynamic random access - SDRAM) RAM động đồng gấp đôi (Double Data Rate SDRAM - DDR-DRAM) SDRAM Không giống DRAM truyền thống, không đồng bộ, SDRAM trao đổi liệu với xử lý đồng hóa với tín hiệu xung nhịp bên ngồi chạy tốc độ tối đa xử lý / bus nhớ mà không áp đặt trạng thái chờ Tốc độ SDRAM đạt từ 66-133MHz (thời gian thâm nhập nhớ từ 75ns150ns) Hình 2-8 minh hoạ sơ đồ khối RAM đồng (SDRAM) 256Mb Hình 2-12 RAM động đồng 256Mb Bài tập lớn Kiến trúc máy tính Bảng 2-2 Giải thích thuật ngữ RAM động đồng (Hình 2-8) A0 to A12 Address inputs Đầu vào địa BA0, BA1 Bank address lines Các đường địa băng CLK Clock input Đầu vào đồng hồ CKE Chip enable Kích hoạt chip Chip select Chọn chip Row address strobe Tín hiệu địa hàng Column address Tín hiệu địa cột strobe Write enable Khả ghi DQ0 to DQ15 Data input/output Nhập / xuất liệu DQM Data mask Đầu vào đồng hồ SDRAM sử dụng chế độ liên tục để loại bỏ thời gian thiết lập địa thời gian sạc trước hàng cột sau lần truy cập Trong chế độ liên tục, loạt bit liệu xử lý nhanh chóng sau bit truy cập Chế độ hữu ích tất bit truy cập theo thứ tự hàng mảng với quyền truy cập ban đầu Ngồi ra, SDRAM có kiến trúc nội nhiều băng giúp cải thiện hội cho song song chip Thanh ghi chế độ logic điều khiển liên quan tính khác giúp phân biệt SDRAM với DRAM thơng thường Nó cung cấp chế để tùy Bài tập lớn Kiến trúc máy tính chỉnh SDRAM cho phù hợp với nhu cầu hệ thống cụ thể Thanh ghi chế độ định độ dài cụm, số lượng đơn vị liệu riêng biệt đưa vào bus cách đồng Thanh ghi cho phép người lập trình điều chỉnh độ trễ lúc nhận yêu cầu đọc bắt đầu truyền liệu SDRAM hoạt động tốt chuyển khối liệu lớn theo thứ tự, chẳng hạn cho ứng dụng xử lý văn bản, bảng tính đa phương tiện Hình 2-13 Thời gian đọc SDRAM (Độ dài liên tục = 4, độ trễ = 2) Hình 2-9 cho thấy ví dụ hoạt động SDRAM Trong trường hợp này, độ dài cụm độ trễ Lệnh đọc cụm bắt đầu cách đặt CS mức thấp giữ RAS WE mức cao cạnh lên đồng hồ Các đầu vào địa xác định địa cột bắt đầu cho cụm ghi chế độ đặt loại cụm (tuần tự xen kẽ) độ dài cụm (1, 2, 4, 8, toàn trang) Độ trễ từ bắt đầu lệnh đến liệu từ ô xuất đầu giá trị độ trễ CAS đặt ghi chế độ DDR SDRAM Mặc dù SDRAM cải tiến đáng kể RAM không đồng bộ, có thiếu sót hạn chế cách không cần thiết tốc độ liệu I / O đạt Để giải thiếu sót này, phiên SDRAM hơn, gọi DRAM tốc độ liệu kép (RAM DDR) cung cấp số tính làm tăng đáng kể tốc độ liệu DDR DRAM phát triển Hiệp hội Công nghệ Trạng thái rắn JEDEC, quan tiêu chuẩn hóa kỹ thuật bán dẫn Liên minh Cơng nghiệp Điện tử Nhiều công ty sản xuất chip DDR, sử dụng rộng rãi máy tính để bàn máy chủ Bài tập lớn Kiến trúc máy tính DDR SDRAM cải tiến nhớ SDRAM với tốc độ truyền tải gấp đôi SDRAM nhờ vào việc truyền tải hai lần chu kỳ nhớ Tốc độ DDR SDRAM đạt từ 200-400MHz DDR đạt tốc độ liệu cao theo ba cách:  Đầu tiên, việc truyền liệu đồng hóa với cạnh lên xuống đồng hồ, thay cạnh lên Điều làm tăng gấp đôi tốc độ liệu; thuật ngữ tốc độ liệu kép  Thứ hai, DDR sử dụng tốc độ xung nhịp cao bus để tăng tốc độ truyền  Thứ ba, lược đồ đệm sử dụng, giải thích sau Bảng 2-3 Đặc điểm DDR Prefetch buffer (bits) DDR1 DDR2 DDR3 DDR4 8 Voltage level (V) 2.5 1.8 1.5 1.2 Front side bus data rates (Mbps) 200—400 400—1066 800—2133 2133—4266 JDEC xác định bốn hệ công nghệ DDR (Bảng 2-3) Phiên DDR ban đầu sử dụng đệm tìm nạp (Perfetch buffer) trước bit Bộ đệm tìm nạp trước nhớ đệm nằm chip SDRAM Nó cho phép chip SDRAM đặt bit giới từ bus liệu nhanh tốt Bus DDR I / O sử dụng tốc độ xung nhịp với chip nhớ, xử lý hai bit chu kỳ nên đạt tốc độ liệu cao gấp đơi tốc độ xung nhịp Bộ đệm tìm nạp trước bit cho phép chip SDRAM theo kịp bus I / O Bài tập lớn Kiến trúc máy tính Hình 2-14 Các hệ DDR Hình 2-10 cho thấy cấu hình với hai nhóm băng Với DDR4, sử dụng tối đa nhóm băng Để hiểu hoạt động đệm tìm nạp trước, cần xem xét từ quan điểm chuyển từ Kích thước đệm tìm nạp trước xác định số lượng từ liệu tìm nạp (trên nhiều chip SDRAM) lệnh cột thực với nhớ DDR Bởi lõi DRAM chậm nhiều so với giao diện, khác biệt bắc cầu cách truy cập thơng tin song song sau hóa giao diện thơng qua ghép kênh (MUX) Do đó, DDR tìm nạp trước hai từ, có nghĩa thực thao tác đọc ghi, thực hai từ liệu bùng nổ vào SDRAM qua chu kỳ đồng hồ hai cạnh đồng hồ cho tổng hai phép toán liên tiếp Kết là, giao diện DDR I / O nhanh gấp đôi so với lõi SDRAM Mặc dù hệ SDRAM có dung lượng lớn nhiều, tốc độ lõi SDRAM không thay đổi đáng kể hệ Để đạt tốc độ liệu lớn so với tốc độ có nhờ gia tăng khiêm tốn tốc độ xung nhịp SDRAM, JDEC tăng kích thước đệm Đối với DDR2, đệm bit sử Bài tập lớn Kiến trúc máy tính dụng, cho phép từ truyền song song, tăng tốc độ liệu hiệu lên hệ số Đối với DDR3, đệm bit sử dụng đạt hệ số (Hình 2-10) Nhược điểm tìm nạp trước xác định hiệu độ dài tối thiểu cho SDRAM Ví dụ: khó để có độ dài cụm từ hiệu với phương thức tìm nạp trước DDR3 từ Theo đó, nhà thiết kế JDEC chọn không tăng kích thước đệm lên 16 bit cho DDR4, mà đưa khái niệm nhóm băng [ALLA13] Nhóm băng thực thể riêng biệt để chúng cho phép hồn thành chu kỳ cột nhóm băng, chu kỳ cột khơng ảnh hưởng đến xảy nhóm băng khác Do đó, hai prefetches số tám hoạt động song song hai nhóm băng Sự xếp giữ cho kích thước đệm tìm nạp trước giống DDR3, đồng thời tăng hiệu suất thể tìm nạp trước lớn TÀI LIỆU THAM KHẢO NXB Đại Học Quốc Gia 2009, Kiến Trúc Máy Tính, Hà Nội, 2009 William Stallings, Computer organization and architecture Designing for Performance, Tenth edition Pearson Education, Inc., Hoboken, NJ All rights reserved, 2016