(Luận văn thạc sĩ hcmute) nghiên cứu thiết kế bộ nghịch lưu cascade 7 bậc sử dụng kit stm32f407 theo phương pháp điều chế độ rộng xung

BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT THÀNH PHỐ HỒ CHÍ MINH LUẬN VĂN THẠC SĨ LÊ HIỂN VINH NGHIÊN CỨU THIẾT KẾ BỘ NGHỊCH LƯU CASCADE BẬC SỬ DỤNG KIT STM32F407 THEO PHƯƠNG PHÁP ÐIỀU CHẾ ÐỘ RỘNG XUNG NGÀNH: KỸ THUẬT ÐIỆN TỬ - 60520203 S K C0 9 Tp Hồ Chí Minh, tháng 05 - 2018 Luan van BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT THÀNH PHỐ HỒ CHÍ MINH LUẬN VĂN THẠC SĨ LÊ HIỂN VINH NGHIÊN CỨU THIẾT KẾ BỘ NGHỊCH LƯU CASCADE BẬC SỬ DỤNG KIT STM32F407 THEO PHƯƠNG PHÁP ĐIỀU CHẾ ĐỘ RỘNG XUNG NGÀNH: KỸ THUẬT ĐIỆN TỬ - 60520203 Thành phố Hồ Chí Minh, tháng 05/2018 Luan van BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT THÀNH PHỐ HỒ CHÍ MINH LUẬN VĂN THẠC SĨ LÊ HIỂN VINH NGHIÊN CỨU THIẾT KẾ BỘ NGHỊCH LƯU CASCADE BẬC SỬ DỤNG KIT STM32F407 THEO PHƯƠNG PHÁP ĐIỀU CHẾ ĐỘ RỘNG XUNG NGÀNH: KỸ THUẬT ĐIỆN TỬ - 60520203 Hướng dẫn khoa học: PGS.TS TRẦN THU HÀ Thành phố Hồ Chí Minh, tháng 05/2018 Luan van LÝ LỊCH KHOA HỌC I LÝ LỊCH SƠ LƯỢC: Họ & tên: Lê Hiển Vinh Giới tính: Nam Ngày, tháng, năm sinh: 20/10/1985 Nơi sinh: Tiền Giang Quê quán: Tiền Giang Dân tộc: Kinh Chỗ riêng địa liên lạc: Khu phố – Phường – Thị xã Cai Lậy – Tiền Giang Điện thoại quan: 02 733 919 933 Điện thoại nhà riêng: 01 688 688 710 Fax: E-mail: hienvinhtg@gmail.com II QUÁ TRÌNH ĐÀO TẠO: Hệ đào tạo: Vừa làm vừa học Thời gian đào tạo từ 2010 đến 2012 Nơi học (trường, thành phố): Trường Đại học Sư phạm Kỹ thuật TP Hồ Chí Minh Ngành học: Kỹ thuật điện – Điện tử Tên đồ án, luận án môn thi tốt nghiệp: Chuyên đề tốt nghiệp KĐĐ Ngày & nơi bảo vệ đồ án, luận án thi tốt nghiệp: 10/2012 III Q TRÌNH CƠNG TÁC CHUN MÔN KỂ TỪ KHI TỐT NGHIỆP ĐẠI HỌC: Thời gian Nơi công tác Công việc đảm nhiệm 02/2012 đến 06/2013 Trường Trung cấp nghề khu vực Cai Lậy Phó Trưởng Khoa Điện – Điện tử 07/2013 đến 12/2013 01/2014 đến Phó Trưởng Trường Trung cấp nghề khu vực Cai Lậy Phòng Đào tạo Trường Trung cấp nghề khu vực Cai Lậy i Luan van Trưởng Phòng Đào tạo LỜI CAM ĐOAN Tơi cam đoan cơng trình nghiên cứu Các số liệu, kết nêu Luận văn trung thực chưa cơng bố cơng trình khác Thành phố Hồ Chí Minh, tháng 05 năm 2018 Lê Hiển Vinh ii Luan van CẢM TẠ Trước hết, em xin trân trọng bày tỏ lòng biết ơn sâu sắc đến Cơ PGS.TS Trần Thu Hà, Cơ tận tình bảo, hướng dẫn, truyền đạt kiến thức chuyên môn kinh nghiệm để em thực Luận văn Em xin chân thành cảm ơn đến tất quí Thầy, Cô Trường Đại học Sư phạm Kỹ thuật thành phố Hồ Chí Minh trang bị cho em kiến thức bổ ích, đặc biệt Thầy, Cơ Khoa Điện - Điện tử tạo điều kiện thuận lợi hỗ trợ cho em nhiều trình học tập thời gian làm Luận văn Xin gửi lời cảm ơn chân thành đến gia đình, bạn bè, đồng nghiệp động viên, giúp đỡ tạo điều kiện cho tơi có thời gian để hoàn thành Luận văn Xin chân thành cảm ơn! Thành phố Hồ Chí Minh, tháng 05 năm 2018 Người thực Lê Hiển Vinh iii Luan van TĨM TẮT Bài báo trình bày tồn nội dung nghiên cứu thiết kế thực thi nghịch lưu cầu H nối tầng đa bậc thông qua tải R-L Trong đề tài tập trung giải toán giảm điện áp common-mode Vẫn dựa nguyên tắc chung sử dụng vector "cho phép", vector có điện áp common-mode nhỏ, để điều chế vector điện áp yêu cầu Đề tài xây dựng giải thuật đơn giản dựa kỹ thuật sóng mang cho phép dễ dàng kiểm soát giảm điện áp common-mode vùng tuyến tính điều chế Kỹ thuật thực trước tiên bậc dễ dàng mở rộng bậc cao Các chương trình mơ lập trình DSP đưa phân tích để chứng minh Đề tài kiểm chứng thực nghiệm phần cứng với IGBT H25R1202 Các giải thuật điều khiển đề xuất thực vi xử lý điều khiển tín hiệu số DSP STM32F407 với kỹ thuật lập trình nhúng từ mơ hình mơ phần mềm MATLAB/SIMULINK kết hợp chương trìnhKeil tự động biên dịch ngơn ngữ C nạp cho vi xử lý mà không cần phải lập trình lại Từ khóa: Điện áp Common-mode, Nghịch lưu Cascade, STM32F407 iv Luan van ABSTRACT This paper presents the entire content of the research as well as design and implement H-bridge cascade inverter via a RL load In this topic focus on solving problems common-mode voltage reduction Still based on the general principle of using the vector "enable", the vector common-mode voltage small, so the voltage vector modulation on request Subject construct a simple algorithm based on carrier techniques allows easy control and reduce common-mode voltage in the linear region and the modulation The technique first implemented in level and easy expanding higher level The program simulation and programming on DSP analysis is given to demonstrate A simulated model was builded on Matlab/Simulink software for calculating parameters and ensuring proposed algorithms A experimental model, which using H25R1202 IGBT and TI microprocessor DSP STM32F407, was established for validation Control program was program on Simulink model then generate C-code and import to Keil software, microprocessor automatically but not required reprogramming Keywords: Commonmode Voltage, Cascade inverter, STM32F407 v Luan van MỤC LỤC Trang tựa TRANG Quyết định giao đề tài Lý lịch cá nhân i Lời cam đoan ii Cảm tạ iii Tóm tắt iv Mục lục vi Danh sách chữ viết tắt ix Danh sách hình xi Danh sách bảng xv CHƯƠNG I: TỔNG QUAN VỀ ĐỀ TÀI 1.1 Tổng quan chung lĩnh vực nghiên cứu 1.2 Lý chọn đề tài 1.3 Các kết nghiên cứu nước 1.4 Mục tiêu đề tài 1.5 Giới thiệu đề tài 1.6 Phương hướng nghiên cứu 1.7 Điểm đề tài 1.8 Ý nghĩa thực tiễn vi Luan van CHƯƠNG II: CƠ SỞ LÝ THUYẾT VỀ BỘ NGHỊCH LƯU ÁP 2.1 Khái niệm nghịch lưu áp 2.2 Các dạng cấu trúc nghịch lưu áp đa bậc 10 2.3 Cấu trúc nghịch lưu áp đa bậc dạng Cascade 16 CHƯƠNG III: ĐIỀU KHIỂN BỘ NGHỊCH LƯU ÁP ĐA BẬC DẠNG CASCADE – PHƯƠNG PHÁP ĐIỀU CHẾ ĐỘ RỘNG XUNG 22 3.1 Tổng quát kỹ thuật điều chế độ rộng xung – PWM 22 3.2 Phương pháp điều chế độ rộng xung sin (SIN PWM) 24 3.3 Phương pháp điều chế độ rộng xung cải biên 37 CHƯƠNG IV: NGHIÊN CỨU BỘ NGHỊCH LƯU ÁP BẬC DẠNG CASCADE SỬ DỤNG PHƯƠNG PHÁP ĐIỀU CHẾ VECTOR KHÔNG GIAN SỬ DỤNG SĨNG MANG 43 4.1 Bài tốn nghiên cứu phương pháp điều chế vector không gian sử dụng sóng mang 43 4.2 Ứng dụng cho nghịch lưu áp bậc dạng Cascade 54 4.3 Mô nghịch lưu Cascade bậc 56 CHƯƠNG V: XÂY DỰNG MƠ HÌNH VẬT LÝ VÀ KẾT QUẢ THỰC NGHIỆM 66 5.1 Thiết kế mơ hình thực nghiệm sử dụng Kit STM32F407 66 5.2 Chạy thực nghiệm phân tích kết 74 5.3 Kết mô thực nghiệm với kỹ thuật điều chế vii Luan van Hình 5.9: Thư viện Target Setup Trong thẻ STM32F4 Target vào mục Device Configuration để chọn cấu hình phần cứng DSP lập trình Trong đề tài cấu hình sử dụng STM32F407VG (LQF100); STM32F4DISCOVERY, công cụ khai báo thơng số để giao tiếp với Kit DSP như: loại board sử dụng (board type), họ vi xử lý (Processor), tần số xung Clock CPU (CPU Clock) hình Thư viện khối lập trình nhúng: Matlab/simulink hỗ trợ thư viện On-Chip Peripherals với công cụ phong phú để hỗ trợ lập trình STM32F407 82 Luan van Hình 5.10: Thư viện On-Chip Peripherals với khối chức lập trình nhúng Mơ tả chức khối: - Khối ADC: chức đọc vào tín hiệu tương tự (Analog) chuyển đổi thành tín hiệu số (Digital) - Khối IO: chức xuất tín hiệu số chân điều khiển chân ngõ vào ra, STM32F407 tiện dụng chân vào người dùng tự cấu hình - Khối timer (TIM): chức chuyên dùng để tạo xung PWM sử dụng cho mục đích điều khiển xung tốc độ cao - Các khối truyền nhận liệu: I2C, SPI, 5.2 CHẠY THỰC NGHIỆM VÀ PHÂN TÍCH KẾT QUẢ: Từ sơ đồ khối tín hiệu, xây dựng mơ hình lập trình nhúng Matlab/simulink sau: 83 Luan van Hình 5.11: Mơ hình thực nghiệm với kỹ thuật nhúng từ Matlab/simulink điều khiển giảm CMV cho nghịch lưu Cascade bậc Mô tả khối thực nghiệm mơ hình nhúng: - Khối Target Setup: Xác lập phương phức giao tiếp STM32F407 máy tính như: loại board (Board type), Vi xử lý (Processor), tần số xung clock (CPU clock) Đề tài tiến hành thực nghiệm với STM32F407, khai báo cấu hình phần cứng giao tiếp sau: Hình 5.12: Cửa sổ khai báo thông số khối STM32F407 84 Luan van - Khối PWM: bao gồm tín hiệu Vta, Vtb, Vtc tạo sóng sin ba pha lệch pha 120o để đưa vào khối xử lý từ tính tốn tạo tín hiệu áp điều khiển thích hợp, thơng qua thuật tốn điều chế thành xung kích IGBT Hình 5.13: Khối xử lý giải thuật điều chế PWM - Khối Phase A, Phase B, Phase C: Khối xuất xung ngõ có chức điều rộng xung PWM Hình 5.14: Khối xử lý tạo xung kích giao diện cấu hình Basic PWM 5.3 KẾT QUẢ MƠ PHỎNG VÀ THỰC NGHIỆM VỚI KỸ THUẬT ĐIỀU CHẾ MinCM-DPWM Các thơng số mơ hình thực nghiệm: Mơ hình thực nghiệm xây dựng với cấu hình Cascade gồm 36 IGBT, thí nghiệm với tải RL với R=36, L=80mH, điện áp 85 Luan van tụ điện chỉnh lưu từ nguồn lưới thông qua máy biến áp cách ly, biên độ điện áp hiệu chỉnh Variac 5.3.1 Điện áp pha tâm nguồn  Dạng sóng điện áp pha A tâm nguồn so với điện áp Common mode Hình 5.15: Dạng sóng điện áp pha A tâm nguồn Hình với (tia vàng) kết thực nghiệm với mức điện áp nghịch lưu, nên gọi bậc gồm : +150V, +100V, 50V, 0V, -50V, -100V, -150V; với (tia xanh) điện áp Common mode có bậc +31V, 0V, -31V thấp so với điện áp nghịch lưu Tương tự hai pha B C, có mức điện áp, thực nghiệm mơ tuyến tính Tuy nhiên ba pha lệch pha 1200 điện 5.3.3 Điện áp pha tâm tải Điện áp tải với số điều chế m = 0,8, tải R-L, R = 36Ω L = 80mH Dạng sóng điện áp tải pha A tâm tải Hình 5.16: Kết mơ thực nghiệm điện áp pha A tâm tải Điện áp pha A tâm tải có dạng sin với 13 bậc, số bậc nhiều nên điện áp bậc giảm, điều dẫn đến điện áp đặt khóa nhỏ, giúp giảm tổn hao linh kiện kéo dài tuổi thọ cho khóa bán dẫn 86 Luan van (a) (b) 200 Pha A Pha B Pha C 150 100 50 -50 -100 -150 -200 0.005 0.01 0.015 0.02 0.025 0.03 0.035 0.04 0.045 Hình 5.17: Kết dạng sóng dịng tải pha A, B, C Với (a) kết thực nghiệm (b) kết mơ dạng sóng dòng tải pha A, B, C: hai kết tương đối tương đương  Kết thực nghiệm đo máy Tekttronic TDS2024C Hình 5.18: Kết thực nghiệm đo dịng phân tích FFT Hình kết dạng sóng dịng điện tải pha với thông số: IA_rms =1,73A; IB_rms = 1,70 A; IC_rms = 1,68 A Kết thực nghiệm thể góc lệch pha pha, pha lệch pha 1200 điện 5.4 ĐẶC TUYẾN ĐIỀU KHIỂN ÁP TẢI VÀ DÒNG TẢI THEO CHỈ SỐ ĐIỀU CHẾ M Từ kết thực nghiệm đo máy đo hiển thị sóng Textronic: 87 Luan van Sử dụng phần mềm Matlab vẽ lại dạng sóng phân tích kết máy hiển thị sóng ghi nhận lại từ file exell với mã code sau: 100 80 60 40 20 -20 -40 -60 -80 -100 -0.025 -0.02 -0.015 -0.01 -0.005 0.005 0.01 0.015 0.02 0.025 Hình 5.19: Dạng sóng phân tích vẽ lại Matlab Qua phân tích FFT từ cơng cụ powergui kết biến động dòng điện, điện áp tải, độ méo dạng hài sau: 88 Luan van Bảng 5.1: Giá trị điện áp dòng điện theo số m Chỉ số m Điện áp tải Dòng điện tải 0,1 7,32 130,2 0,12 4,50 0,2 14,64 75,3 0,24 2,979 0,3 25,01 44,52 0,41 1,97 0,4 38,43 38,33 0,63 1,41 0,5 46.36 26,87 0,76 0,97 0,6 53,07 24,33 0,87 0,80 0,7 57,95 21,30 0,95 0,70 0,8 64,66 17,24 1,06 0,65 0,9 87,23 16,55 1,43 0,63 1,0 104,92 13,45 1,72 0,61 THD_U % rms (V) THD_I (%) rms (A)  Đặc tuyến điều khiển điện áp tải theo số điều chế m 110 Uf = f(m) 100 90 Dien ap pha Uf (V) 80 70 60 50 40 30 20 10 0.1 0.2 0.3 0.4 0.5 0.6 Chi so m 0.7 0.8 0.9 Hình 5.20: Đặc tuyến điều khiển áp tải hiệu dụng pha A theo số m  Đặc tuyến điều khiển dòng điện tải theo số điều chế m 89 Luan van 0.9 If = f(m) 0.8 Dong dien pha If (A) 0.7 0.6 0.5 0.4 0.3 0.2 0.1 0.1 0.2 0.3 0.4 0.5 0.6 Chi so m 0.7 0.8 0.9 Hình 5.21: Đặc tuyến điều khiển dịng tải hiệu dụng pha A theo số m  Đặc tuyến THD điện áp theo số điều chế m 150 THD% = f(m) U Tong hai THD% 100 50 0 0.1 0.2 0.3 0.4 0.5 0.6 Chi so m 0.7 0.8 0.9 Hình 5.22: Đặc tuyến THD_U theo số m  Đặc tuyến THD dòng điệntheo số điều chế m THD% = f(m) I Tong hai THD% 0 0.1 0.2 0.3 0.4 0.5 0.6 Chi so m 0.7 0.8 0.9 Hình 5.23: Đặc tuyến THD_I theo số m Các đặc tuyến điều khiển điện áp, dòng điện THD hình 5.20, hình 5.21, hình 5.22 hình 5.23 tương đối tuyến tính với số m 90 Luan van CHƯƠNG VI: KẾT LUẬN & HƯỚNG PHÁT TRIỂN CỦA ĐỀ TÀI 6.1 KẾT LUẬN: Trong luận văn này, tác giả tiến hành nghiên cứu, mô tiến hành thực nghiệm mơ hình nghịch lưu áp pha Cascade bậc với phương pháp khác (Phương pháp điều chế độ rộng xung sin; Phương pháp điều chế độ rộng xung cải biên Phương pháp điều chế vector khơng gian sử dụng sóng mang (giải thuật MinCMDPWM)) để so sánh tìm phương pháp tối ưu Qua so sánh kết mô phương pháp (về sóng hài, giảm điện áp common mode,…), nhận thấy phương pháp điều chế vector không gian sử dụng sóng mang cho kết tốt Tác giả xây dựng thực nghiệm giải thuật MinCM-DPWM ứng dụng cho nghịch lưu pha cascade bậc so sánh với kết mô với kết nghịch lưu áp pha cascade bậc, với tham số ngõ vào sau: • Chỉ số điều chế m = 0.1 - • Sóng điều khiển có tần số 50Hz, sóng mang dạng PD tần số 2.000 Hz • Tổng nguồn DC có giá trị Vd =150V • Tải RL đấu dạng (Y) có R = 36Ω, L=80mH, (cos = 0.85), số thời gian τ=L/R = ms Từ kết thực nghiệm trên, ta kết luận sau: + Với nghịch lưu áp bậc dạng áp pha tải tốt, tốt nghịch lưu áp bậc nhiều, dạng sin chuẩn + Điện áp Common-mode nghịch lưu áp bậc giảm nhiều so với bậc + Sóng hài THD nghịch lưu áp bậc giảm so với bậc 6.2 HƯỚNG PHÁT TRIỂN CỦA ĐỀ TÀI - Phát triển điều khiển nghịch lưu Cascade với nhiều bậc hơn, kết hợp với việc điều khiển boost điện áp để ứng dụng lĩnh vực lượng tái tạo như: Năng lượng mặt trời, lượng gió,… 91 Luan van - Nghiên cứu phát triển lọc sin điện áp ngõ để ứng dụng vào mục đích dân sinh - Nghiên cứu kỹ thuật điều khiển động ứng dụng nghịch lưu đa bậc nghịch lưu Cascade TÀI LIỆU THAM KHẢO [1] Nguyễn Văn Nhờ, Giáo trình Điện tử cơng suất 1, Nhà xuất Đại học Quốc gia Thành phố Hồ Chí Minh, 2002 [2] Nguyễn Văn Nhờ & Hong Hee Lee, Analysis of Carrier Based PWM Methods Based on Optimization of Voltage Errors [3] Nguyễn Văn Nhờ & Hong Hee Lee, Theoretical Analysis of Carrier Algorithms For Multilevel Inverters with Unbalanced DC Voltages 92 Luan van [4] Nguyễn Văn Nhờ & Hong Hee Lee, Optimized Discontinuous PWM Algorithm with Variable Load Power Factor for Multilevel Inverters [5] Quách Thanh Hải, Nghiên cứu kỹ thuật điều chế độ rộng xung điều khiển tối ưu nghịch lưu đa bậc, Luận án tiến sĩ, Đại học Bách Khoa Tp.HCM, 2013 [6] Nguyễn Quang Tiến, Kỹ thuật PWM, Luận văn tốt nghiệp Đại học, Trường Đại học Bách Khoa Tp HCM, 2006 [7] Nguyễn Bá Mịch, Nghiên cứu kỹ thuật điều chế PWM cho nghịch lưu đa bậc với nguồn áp DC không cân bằng, Luận văn Thạc sĩ, Trường Đại học Sư Phạm Kỹ Thuật Tp HCM, 2006 [8] Phạm Xuân Hổ, So sánh kỹ thuật điều chế gián đoạn cho nghịch lưu áp đa bậc, Luận văn Thạc sĩ, 2006 [9] Nguyễn Thanh Toàn, Nghiên cứu nghịch lưu áp đa bậc thiết kế nghịch lưu áp ba pha ba bậc NPC, Luận văn Thạc sĩ, Trường Đại học Sư Phạm Kỹ Thuật Tp HCM, 2009 [10] Trần Đình Thảo, Điều khiển mạch chỉnh lưu ba pha PWM điều khiển PSOPID, Luận văn Thạc sĩ, Trường Đại học Sư Phạm Kỹ Thuật Tp HCM, 2013 [11] Bùi Thanh Hiếu, Nghiên cứu điều khiển nguồn ba pha cầu H gồm hai nhánh NPC bậc, Luận văn Thạc sĩ, Trường Đại học Sư Phạm Kỹ Thuật Tp HCM, 2013 [12] Phạm Thị Kim Thê, nghiên cứu điều khiển giảm điện áp Common mode cho nghịch lưu Cascade, Luận văn Thạc sĩ, Trường Đại học Sư Phạm Kỹ Thuật Tp HCM, 2015 [13] Huỳnh Thế Duy, nghiên cứu kỹ thuật giảm điện áp Common mode nghịch lưu Cascade bậc dựa kỹ thuật tính tốn điều chế độ rộng xung kiểm chứng thực nghiệm với Card STM32F407, Luận văn Thạc sĩ, Trường Đại học Sư Phạm Kỹ Thuật Tp HCM, 2016 [14] B Wu, Z Cheng, A Novel Switching Sequence Design for Five-Level HNPCBridge Inverters With Improved Output Voltage Spectrum and Minimized Device Switching Frequency, IEEE Transactions on Power Electron 2007, pp 2138-2145 93 Luan van [15] Wei Wu, Jianguo Jiang, Guifeng Wang, Shutong Qiao, He Liu, “A Multilevel SVPWM Algorithm for Linear Modulation and Over Modulation Operation”, Sensors & Transducers, Vol 159, Issue 11, November 2013, pp 198-205 [16] Trần Tuấn Anh, nghiên cứu nghịch lưu pha bậc cầu H gồm nghịch lưu NPC bậc, Luận văn Thạc sĩ, Trường Đại học Sư Phạm Kỹ Thuật Tp HCM, 2017 [17] Nguyễn Thanh Thuận, nghiên cứu kỹ thuật điều khiển dự báo biến tần pha cấp điện cho động AC sử dụng Kit STM32F407 Discovery, Luận văn Thạc sĩ, Trường Đại học Sư Phạm Kỹ Thuật Tp HCM, 2017 [18] Ngô Ngọc Nam, nghiên cứu ứng dụng Kit STM32F407 Discovery để điều khiển biến tần pha, Luận văn Thạc sĩ, Trường Đại học Sư Phạm Kỹ Thuật Tp HCM, 2017 [19] Phạm Minh Tường, nghiên cứu chỉnh lưu pha theo nguyên lý điều chế độ rộng xung sóng mang (CPWM), Luận văn Thạc sĩ, Trường Đại học Sư Phạm Kỹ Thuật Tp HCM, 2017 PHỤ LỤC 1: CODE CHẾ ĐỘ ĐIỀU CHẾ MINCM - DPWM %//**********************************************************************// %//Program used for the Level H-bridge Inverter %//Made by: LE HIEN VINH email: hienvinhtg@gmail.com %//The advisor: Assoc Prof Tran Thu Ha %//Place: HCMC University of Technology and Education %//Mode MinCM_DPWM %//**********************************************************************// function [vaSVM,vbSVM,vcSVM,vop,voadd] = MinCM_DPWM(vdka,vdkb,vdkc) % khai bao bien vop=0; voadd=0; a=vdka; b=vdkb; c=vdkc; % -Tinh gia tri Primitive Phase to Pole Voltage Vxp MAX=max([a,b,c]); MIN=min([a,b,c]); vomax=6-MAX; vomin=-MIN; % -***Midium common mode*** -if (vomax=3)&&(vomin3) vop=vomin; end % -vap = a + vop; 94 Luan van vbp = b + vop; vcp = c + vop; % -Tinh cac gia tri vHx, vxL -%Phase A if (vap == 6) Ha = 6; La = 5; else Ha = fix(vap) + 1; La = Ha - 1; end vHa = Ha - vap; vaL = vap - La; %Phase B if (vbp == 6) Hb = 6; Lb = 5; else Hb = fix(vbp) + 1; Lb = Hb - 1; end vHb = Hb - vbp; vbL = vbp - Lb; %Phase C if (vcp == 6) Hc = 6; Lc = 5; else Hc = fix(vcp) + 1; Lc = Hc - 1; end vHc = Hc - vcp; vcL = vcp - Lc; % Tinh gia tri dminH -dminH=min([vHa,vHb,vHc]); % Tinh gia tri dminL -dminL=min([vaL,vbL,vcL]); % -Tinh gia tri Additional common mode va Modulating signals if (dminHdminL) voadd=-dminL; elseif (dminH==dminL) if (vop < 3) voadd = dminH; else voadd = -dminL; end end %voadd = (dminH - dminL)/2; vaSVM = vap + voadd; vbSVM = vbp + voadd; vcSVM = vcp + voadd; 95 Luan van Luan van ... để nghiên cứu, thiết kế nghịch lưu áp Cascade bậc sử dụng Kit STM32F4 07 theo phương pháp điều chế độ rộng xung 1.4 MỤC TIÊU ĐỀ TÀI Nghiên cứu, thiết kế nghịch lưu Cascade bậc sử dụng phương pháp. .. DẠNG CASCADE – PHƯƠNG PHÁP ĐIỀU CHẾ ĐỘ RỘNG XUNG 22 3.1 Tổng quát kỹ thuật điều chế độ rộng xung – PWM 22 3.2 Phương pháp điều chế độ rộng xung sin (SIN PWM) 24 3.3 Phương pháp điều chế độ rộng xung. .. pháp điều chế độ rộng xung điều khiển Card STM32F4 07 Nội dung nghiên cứu: - Nghiên cứu nghịch lưu áp Cascade pha7 bậc Khảo sát phương pháp chọn phương pháp điều khiển nghịch lưu áp pha bậc cascade