(Đồ án hcmute) thiết kế, mô phỏng bộ lọc nhiễu tín hiệu điện tim dùng matlab và chuyển mã vhdl

BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT THÀNH PHỐ HỒ CHÍ MINH ĐỒ ÁN TỐT NGHIỆP NGÀNH KỸ THUẬT ĐIỆN TỬ TRUYỀN THÔNG THIẾT KẾ, MƠ PHỎNG BỘ LỌC NHIỄU TÍN HIỆU ĐIỆN TIM DÙNG MATLAB VÀ CHUYỂN MÃ VHDL GVHD: NGUYỄN THANH NGHĨA SVTH: TRẦN THANH LÂM MSSV: 14141160 SKL 0 Tp Hồ Chí Minh, tháng 01/2019 an BỘ GIÁO DỤC & ĐÀO TẠO TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP HỒ CHÍ MINH KHOA ĐIỆN – ĐIỆN TỬ BỘ MÔN ĐIỆN TỬ CÔNG NGHIỆP – Y SINH - ĐỒ ÁN TỐT NGHIỆP NGÀNH CÔNG NGHỆ KỸ THUẬT ĐIỆN TỬ TRUYỀN THÔNG ĐỀ TÀI: THIẾT KẾ, MÔ PHỎNG BỘ LỌC NHIỄU TÍN HIỆU ĐIỆN TIM DÙNG MATLAB VÀ CHUYỂN MÃ VHDL GVHD: ThS Nguyễn Thanh Nghĩa SVTH: Trần Thanh Lâm MSSV: 14141160 Tp Hồ Chí Minh – 01/2019 an TRƯỜNG ĐH SPKT TP HỒ CHÍ MINH CỘNG HỊA XÃ HỘI CHỦ NGHĨA VIỆT NAM KHOA ĐIỆN-ĐIỆN TỬ ĐỘC LẬP - TỰ DO - HẠNH PHÚC BỘ MÔN ĐIỆN TỬ CÔNG NGHIỆP – Y SINH o0o -Tp HCM, ngày 03 tháng 10 năm 2018 NHIỆM VỤ ĐỒ ÁN TỐT NGHIỆP Họ tên sinh viên: Trần Thanh Lâm Trần Phan Ái Mỹ Chuyên ngành: Điện tử công nghiệp Hệ đào tạo: Đại học quy Khóa: 2014 I TÊN ĐỀ TÀI: MSSV: 14141160 MSSV: 14141200 Mã ngành: 14941 Mã hệ: K14941 Lớp: 14941DT THIẾT KẾ, MÔ PHỎNG BỘ LỌC NHIỄU TÍN HIỆU ĐIỆN TIM DÙNG MATLAB VÀ CHUYỂN MÃ VHDL II NHIỆM VỤ Các số liệu ban đầu: - Tín hiệu điện tim ECG thu thập Matlab - Sử dụng bợ xử lý kit FPGA Altera – DE2-115 Nội dung thực hiện: - Tìm hiểu về bộ lọc thông thấp, lọc thông cao, lọc thông dải - Lựa chọn phần cứng, nghiên cứu, phân tích ngun tắc hoạt đợng của từng khối để xây dựng mơ hình hồn chỉnh cho hệ thống - Thiết kế mơ bợ lọc tín hiệu điện tim Matlab chuyển mã VHDL III NGÀY GIAO NHIỆM VỤ: 03/10/2018 IV NGÀY HOÀN THÀNH NHIỆM VỤ: 10/01/2019 V HỌ VÀ TÊN CÁN BỘ HƯỚNG DẪN: ThS Nguyễn Thanh Nghĩa CÁN BỘ HƯỚNG DẪN BM ĐIỆN TỬ CÔNG NGHIỆP – Y SINH Trang i an TRƯỜNG ĐH SPKT TP HỒ CHÍ MINH CỘNG HỊA XÃ HỘI CHỦ NGHĨA VIỆT NAM KHOA ĐIỆN - ĐIỆN TỬ ĐỘC LẬP - TỰ DO - HẠNH PHÚC BỘ MÔN ĐIỆN TỬ CÔNG NGHIỆP – Y SINH o0o -Tp HCM, ngày 05 tháng 10 năm 2018 LỊCH TRÌNH THỰC HIỆN ĐỒ ÁN TỐT NGHIỆP Họ tên sinh viên 1: Trần Thanh Lâm Lớp: 14941DT MSSV: 14141160 Họ tên sinh viên 2: Trần Phan Ái Mỹ Lớp: 14941DT MSSV: 14141200 Tên đề tài: THIẾT KẾ, MÔ PHỎNG BỘ LỌC NHIỄU TÍN HIỆU ĐIỆN TIM DÙNG MATLAB VÀ CHUYỂN MÃ VHDL Tuần/ngày Nội dung Xác nhận GVHD Tìm ý tưởng cho đề tài, xây dựng đề Tuần cương, sắp xếp lịch trình thực đồ 03/10/2018 – 08/10/2018 án Tuần 2, 3, Phân tích yêu cầu hệ thống, tìm hiểu 09/10/2018– 29/10/2018 sở lý thuyết về tín hiệu điện tim, lý thuyết về bộ lọc Tuần 5, 6, Tìm hiểu lý thuyết về kit FPGA 30/10/2018 – 19/11/2018 De2_115 Tuần 20/11/2018– 26/11/2018 Xây dựng phân tích sơ đờ khối của hệ thống Tuần 9, 10 Tiến hành lập trình, thiết kế bộ lọc 27/11/2018 – 10/12/2018 FDATool của Matlab Tuần 11, 12 Tiến hành mô phỏng, chạy thử hoạt 11/12/2018 – 24/12/2018 động của bộ lọc chỉnh sửa lỗi Tuần 14, 15 25/12/2018 – 10/01/2018 Viết hoàn thiện báo cáo GV HƯỚNG DẪN (Ký ghi rõ họ tên) Trang ii an LỜI CAM ĐOAN Đề tài nhóm chúng em thực dựa vào mợt số tài liệu cơng trình nghiên cứu trước không chép từ tài liệu hay công trình có trước Người thực đề tài Trần Thanh Lâm Trần Phan Ái Mỹ Trang iii an LỜI CẢM ƠN Lời đầu tiên, nhóm em xin gửi lời cảm ơn chân thành sâu sắc đến Thầy Nguyễn Thanh Nghĩa Thầy tận tình hướng dẫn, góp ý định hướng, tạo điều kiện cho nhóm em suốt trình thực đề tài tốt nghiệp Nhóm em xin chân thành cảm ơn đến tất thầy cô Khoa Điện – Điện tử, Trường Đại Học Sư Phạm Kỹ Thuật Tp HCM, kiến thức kinh nghiệm quý báu mà chúng em nhận từ thầy cô suốt trình theo học hành trang tốt giúp chúng em vững bước nghiệp của mình Nhóm em xin chân thành cảm ơn Ban Giám Hiệu Trường Đại Học Sư Phạm Kỹ Thuật Tp HCM tạo điều kiện cho chúng em làm đồ án Cuối cùng, chúng em xin gửi lời tri ân đến gia đình, bạn bè, người thân yêu quan tâm tạo điều kiện tốt cho chúng em suốt trình học tập Trang iv an MỤC LỤC NHIỆM VỤ ĐỒ ÁN TỐT NGHIỆP i LỊCH TRÌNH THỰC HIỆN ĐỒ ÁN TỐT NGHIỆP ii LỜI CAM ĐOAN iii LỜI CẢM ƠN iv MỤC LỤC v LIỆT KÊ HÌNH ix LIỆT KÊ BẢNG xi DANH MỤC CÁC TỪ VIẾT TẮT xii CHƯƠNG 1: TỔNG QUAN 1.1 ĐẶT VẤN ĐỀ 1.2 MỤC TIÊU 1.3 NỘI DUNG NGHIÊN CỨU 1.4 GIỚI HẠN 1.5 BỐ CỤC CHƯƠNG 2: CƠ SỞ LÝ THUYẾT 2.1 TỔNG QUAN VỀ TÍN HIỆU ĐIỆN TIM ECG 2.1.1 Khái niệm về tín hiệu điện tim ECG 2.1.2 Cấu trúc giải phẫu chức của tim 2.1.3 Nhịp tim 2.1.4 Các trình điện học của tim 2.1.5 Quá trình hình thành tín hiệu điện tim 2.1.5.1 Nhĩ đồ 2.1.5.2 Thất đồ 2.1.6 Sự hình thành dạng sóng của tim 2.1.6.1 Tính dẫn truyền 2.1.6.2 Tính trơ thời kì trơ 2.1.6.3 Điện trường của tim 10 2.1.7 Các thành phần của tín hiệu điện tim ECG 10 2.1.8 Các dải tần tín hiệu điện tim ECG 13 Trang v an 2.1.9 Các phương pháp đo tín hiệu ECG 14 2.1.9.1 Phương pháp Oscillometric 14 2.1.9.2 Phương pháp điện tim đồ 14 2.1.9.3 Phương pháp hấp thụ quang học 15 2.1.10 Các loại nhiễu tác đợng đến tín hiệu điện tim 15 2.2 LÝ THUYẾT VỀ TÍN HIỆU SỐ VÀ BỘ LỌC SỐ 17 2.2.1 Tổng quan về tín hiệu số 17 2.2.2 Hệ xử lý số 19 2.2.2.1 Mô tả hệ xử lý số 19 2.2.2.2 Hệ xử lý số đệ quy không đệ quy 22 2.2.3 Tổng quan về bộ lọc số 22 2.3.3.1 Bộ lọc thông thấp LPF 23 2.3.3.2 Bộ lọc thông cao HPF 25 2.3.3.3 Bộ lọc thông dải BPF 25 2.3 TỔNG QUAN VỀ CÔNG CỤ MATLAB 25 2.3.1 Giới thiệu chung 25 2.3.2 Lập trình matlab 26 2.3.2.1 M-File 26 2.3.2.2 Một số câu lệnh 30 2.3.3 Trình mô Simulink 34 2.3.4 Công cụ thiết kế bộ lọc số FDATool của Matlab 38 2.3.4.1 Giới thiệu phương pháp thiết kế theo mô hình 38 2.3.4.2 Tổng quan về hộp công cụ thiết kế bộ lọc số (FDATool) 39 2.3.4.3 Thiết kế bộ lọc sử dụng giao diện FDATool 41 2.4 TỔNG QUAN VỀ FPGA (ALTERA) VÀ PHẦN MỀM QUARTUS II 45 2.4.1 Lịch sử đời phát triển của FPGA 45 2.4.2 Khái niệm FPGA 46 2.4.3 Ứng dụng FPGA 48 2.4.4 Ý nghĩa FPGA 48 2.4.5 Phần mềm hỗ trợ thiết kế Quatus II 49 2.5 TỔNG QUAN VỀ KIT DE2 -115 ALTERA 51 Trang vi an 2.5.1 Giới thiệu 51 2.5.2 Kit DE2 Cyclone IV EP4CE115F29C7N 52 2.5.3 Cấp nguồn cho kit DE2 55 2.6 GIỚI THIỆU NGÔN NGỮ VHDL 55 2.6.1 Giới thiệu 55 2.6.2 Cấu trúc một mô hình hệ thống mô tả VHDL 57 2.6.3 Cú pháp ngữ nghĩa 59 2.6.3.1 Đối tượng VHDL 59 2.6.3.2 Kiểu liệu VHDL 61 CHƯƠNG 3: THIẾT KẾ VÀ THI CÔNG 62 3.1 GIỚI THIỆU 62 3.2 TÍNH TỐN VÀ THIẾT KẾ HỆ THỐNG 62 3.2.1 Thiết kế sơ đồ khối hệ thống 62 3.2.2 Tính tốn thiết kế bợ lọc dạng FIR 62 3.2.2.1 Kết cấu cho kiểu lọc tần số dạng FIR: 62 3.2.2.2 Cấu hình tổng quát của bộ lọc FIR 68 3.2.3 Thiết kế bộ lọc số dạng FIR theo phương pháp MBD 69 3.2.3.1 Xây dựng sơ đồ khối 69 3.2.3.2 Thiết kế, mô chuyển mã VHDL 70 3.3 THI CÔNG HỆ THỐNG 80 3.3.1 Biên dịch chương trình Quartus II 80 3.3.2 Sơ đồ khối Quartus 83 3.3.3 Mô bộ lọc dùng ModelSim 84 3.3.3.1 Tổng quát về phần mềm mô ModelSim 84 3.3.3.2 Mô mạch lọc ModelSim 85 3.3.4 Thử nghiệm kiểm tra 86 CHƯƠNG 4: KẾT QUẢ - NHẬN XÉT - ĐÁNH GIÁ 87 4.1 KẾT QUẢ 87 4.1.1 Kết mô bộ lọc Matlab 87 4.1.2 Kết dạng sóng mơ ModelSim 99 4.2 NHẬN XÉT – ĐÁNH GIÁ 99 Trang vii an CHƯƠNG 5: KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN 101 5.1 KẾT LUẬN 101 5.2 HƯỚNG PHÁT TRIỂN 101 TÀI LIỆU THAM KHẢO 102 PHỤ LỤC 103 Trang viii an CHƯƠNG KẾT QUẢ-NHẬN XÉT-ĐÁNH GIÁ + Nắm kiến thức về tín hiệu điện tim ECG, bợ lọc thơng thấp, thông cao thông dải + Nắm kiến thức về thiết kế mô bộ lọc Matlab cách thức chuyển đổi thiết kế bộ lọc từ Matlab sang mã VHDL để thực thi kit FPGA + Nắm kiến thức về kit FPGA DE2–115 Altera có thể lập trình thực thi bộ lọc kit + Hệ thống lọc nhiễu cho tín hiệu ECG hoạt đợng ổn định, cho tín hiệu gần với tín hiệu ban đầu BỘ MÔN ĐIỆN TỬ CÔNG NGHIỆP – Y SINH an Trang 100 CHƯƠNG KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN CHƯƠNG 5: KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN 5.1 KẾT LUẬN Sau thời gian nghiên cứu, tìm hiểu với giúp đỡ của thầy Nguyễn Thanh Nghĩa, nhóm hồn thành việc thiết kế mơ bợ lọc nhiễu tín hiệu điện tim thơng qua bộ lọc thông thấp, thông cao thông dải xuất mã VHDL Các bộ lọc nạp vào FPGA thời gian dài không phát sinh lỗi hoạt động Tuy nhiên, thời gian có hạn, nhóm chưa kịp hồn thành việc kết nối thực tế phần cứng Dưới đánh giá chung về ưu – nhược điểm của hệ thống: - Ưu điểm của hệ thống: + Tín hiệu đầu tương đối chuẩn xác - Nhược điểm của hệ thống: + Quá trình xử lý phức tạp + Chi phí đắt 5.2 HƯỚNG PHÁT TRIỂN Trong đề tài này, nhóm thực thiết kế mơ bợ lọc nhiễu tín hiệu điện tim ECG dùng cơng nghệ Matlab xuất mã VHDL Để phát triển đề tài thêm nữa, nhóm xin đề xuất ý tưởng sau: + Tiếp tục nghiên cứu giải pháp phần cứng phương pháp xử lí tín hiệu điện để đưa hệ đo tối ưu + Lọc nhiễu tín hiệu khác cơng nghệ FPGA ví dụ tín hiệu điện não để sử dụng lĩnh vực y sinh – y tế + Giám sát quản lý tín hiệu ECG sau thu thập lọc nhiễu công nghệ FPGA qua Internet + Thu thập lọc nhiễu tín hiệu ECG lọc nhiễu FPGA phương thức truyền không dây BỘ MÔN ĐIỆN TỬ CÔNG NGHIỆP – Y SINH an Trang 101 TÀI LIỆU THAM KHẢO TÀI LIỆU THAM KHẢO [1] Vũ Thị Hồng Xiêm, Công nghệ xử lý tín hiệu sớ DSP cơng nghệ FPGA, Khóa luận tốt nghiệp, trường ĐH Sư phạm Hà Nội 2, Hà Nội, 2010 [2] Nguyễn Văn Thông, Thử nghiệm thiết kế dao động ký sớ FPGA, Khóa luận tốt nghiệp, trường ĐH Công nghệ, Hà Nội, 2008 [3] Trần Thanh Sơn, Thiết kế lọc tín hiệu sớ cơng nghệ FPGA với công cụ Matlab EDA XILINX, Luận văn Thạc sỹ Kỹ thuật, Học viện Kỹ thuật Quân sự, Hà Nội, 2008 [4] Nguyễn Quốc Tuấn, Trần Quang Đạt, Thiết kế FPGA để loại ồn cho tín hiệu ECG nhờ biến đổi sóng con, Tạp chí Khoa học ĐHQGHN, Trường Đại học Công nghệ ĐHQGHN, Hà Nội, 2008 [5] Bùi Công Quân, Thiết kế lọc số dsPIC ứng dụng việc xử lý điện tâm đồ, Khóa luận Tốt nghiệp, trường ĐH Cơng Nghệ, Hà Nội, 2013 [6] Bộ môn điện tử công nghiệp – y sinh, Tài liệu thực hành xử lý tín hiệu y sinh, Trường Đại học Sư phạm Kỹ thuật, Tp HCM, 2018 [7] Bộ môn điện tử công nghiệp – y sinh, Biomedical Signal Processing, Trường Đại học Sư phạm Kỹ thuật, Tp HCM, 2018 BỘ MÔN ĐIỆN TỬ CÔNG NGHIỆP – Y SINH an Trang 102 PHỤ LỤC PHỤ LỤC Code chương trình chính: Code chương trình lọc thơng thấp: BỘ MƠN ĐIỆN TỬ CƠNG NGHIỆP – Y SINH an Trang 103 PHỤ LỤC BỘ MÔN ĐIỆN TỬ CÔNG NGHIỆP – Y SINH an Trang 104 PHỤ LỤC BỘ MÔN ĐIỆN TỬ CÔNG NGHIỆP – Y SINH an Trang 105 PHỤ LỤC BỘ MÔN ĐIỆN TỬ CÔNG NGHIỆP – Y SINH an Trang 106 PHỤ LỤC BỘ MÔN ĐIỆN TỬ CÔNG NGHIỆP – Y SINH an Trang 107 PHỤ LỤC BỘ MÔN ĐIỆN TỬ CÔNG NGHIỆP – Y SINH an Trang 108 PHỤ LỤC BỘ MÔN ĐIỆN TỬ CÔNG NGHIỆP – Y SINH an Trang 109 PHỤ LỤC BỘ MÔN ĐIỆN TỬ CÔNG NGHIỆP – Y SINH an Trang 110 PHỤ LỤC BỘ MÔN ĐIỆN TỬ CÔNG NGHIỆP – Y SINH an Trang 111 PHỤ LỤC BỘ MÔN ĐIỆN TỬ CÔNG NGHIỆP – Y SINH an Trang 112 PHỤ LỤC Code chương trình tạo nhiễu (counter): BỘ MÔN ĐIỆN TỬ CÔNG NGHIỆP – Y SINH an Trang 113 S an K L 0 ... nhiễu tín hiệu ECG, nhóm định chọn đề tài: “THIẾT KẾ, MƠ PHỎNG BỘ LỌC NHIỄU TÍN HIỆU ĐIỆN TIM DÙNG MATLAB VÀ CHUYỂN MÃ VHDL? ?? 1.2 MỤC TIÊU Xây dựng mô? ?t bộ lọc số nền tảng FPGA để lọc nhiễu tín. .. NGHIỆP NGÀNH CÔNG NGHỆ KỸ THUẬT ĐIỆN TỬ TRUYỀN THÔNG ĐỀ TÀI: THIẾT KẾ, MÔ PHỎNG BỘ LỌC NHIỄU TÍN HIỆU ĐIỆN TIM DÙNG MATLAB VÀ CHUYỂN MÃ VHDL GVHD: ThS Nguyễn Thanh Nghĩa SVTH: Trần Thanh Lâm MSSV:... 2: Trần Phan Ái Mỹ Lớp: 14941DT MSSV: 14141200 Tên đề tài: THIẾT KẾ, MƠ PHỎNG BỘ LỌC NHIỄU TÍN HIỆU ĐIỆN TIM DÙNG MATLAB VÀ CHUYỂN MÃ VHDL Tuần/ngày Nội dung Xác nhận GVHD Tìm ý tưởng cho đề