TIỂU LUẬN điện tử số đề tài thiết kế mạch giả định cân hành lý khi làm thủ tục cho hành khách

HỌC VIỆN HÀNG KHÔNG VIỆT NAM KHOA ĐIỆN TỬ VIỄN THÔNG HÀNG KHÔNG KHOA: ĐIỆN TỬ VIỄN THÔNG  TIỂU LUẬN ĐIỆN TỬ SỐ Đề tài :Thiết kế mạch giả định cân hành lý làm thủ tục cho hành khách Giáo viên hướng dẫn: Nguyễn Minh Tùng Sinh viên thực : Phan Hồng Doanh Mssv : 1953020071 Lớp : 19ĐHĐT- 02 TP Hồ Chí Minh-2021 Mục lục I sở lý thuyết····································································5 Khái niệm mạch điện cổng logic··········································· a họ ic cổng logic························································ b Các loại vi mạch···························································· Mạch logic tổ hợp TTL····················································· a Các chủng loại ic họ TTL················································· b Đặc điểm·····································································6 Cấu tạo mạch điện cổng NAND TTL······································6 a Sơ đồ nguyên lý·····························································6 b Nguyên lý hoạt động·······················································6 Cấu tạo mạch điện cổng logic có cực thu để hở ( open collector)····· a Sơ đồ nguyên lý ···························································· b Nguyên lý hoạt động·······················································8 c Ưu điểm khuyết điểm······················································ Cấu tạo mạch điện cổng logic ngõ trạng thái························ a Sơ đồ nguyên lý·····························································9 b Nguyên lý hoạt động·······················································9 Khả tỏa (FAN out)·················································· II Thiết kế········································································· 10 Yêu cầu······································································· 10 Sơ đồ khối···································································· 10 Thiết kế FF····························································10 a Khối nguồn·································································10 b Khối tạo xung····························································· 11 c Khối xử lý·································································· 12 d Khối giải mã······························································· 15 e Khối hiển thị······························································· 16 Thiết kế ic thực tế·····················································17 III Mô proteus······················································ 20 IV Kết luận······································································· 22 Mục lục hình ảnh Hình 1.0 - cổng NAND························································· Hình 1.1··········································································· Hình 1.2··········································································· Hình 1.3 - mạch ổn áp························································· 11 Hình 1.4 - dạng sóng ra························································11 Hình 1.5 - sơ đồ ngun lý····················································11 Hình 1.6 - dạng sóng ra························································11 Hình 1.7 - cài đặt······························································· 15 Hình 1.8 - ic 7447······························································ 16 Hình 1.9 - sơ đồ chân·························································· 16 Hình 2.0- led đoạn anot chung············································· 16 Hình 2.1 - ic 74192·····························································17 Hình 2.2 - sơ đồ bên ic 74192········································· 18 Hình 2.3 - cài đặt······························································· 19 Hình 2.4 - kết thiết kế FF··········································20 Hình 2.5 - kết thiết kế FF··········································20 Hình 2.6 - kết thiết kế IC thực tế ································ 21 Hình 2.7 - kết thiết kế IC thực tế································· 21 I Cơ sở lý thuyết Khái niệm mạch điện cổng logic a Các họ ic cổng logic + Cổng logic mạch điện thực hàm boole lý tưởng hóa có nghĩa là, thực phép toán logic nhiều logic đầu vào, tạo kết logic , với thời gian thực lý tưởng hóa khơng trễ + họ ic cổng logic : MOS FET, TTL,DDL,DTL,RTL b Các loại vi mạch + vi mạch hay gọi IC tập hợp mạch điện chứa linh kiện bán dẫn linh kiện thụ động kết nối với để thực chứa năg định + Theo mức độ tích hợp chia thành: SSI MSI, LSI, VLSI(CPU, GPU, ROM, RAM, PLA…), ULSI - SSI - tích hợp quy mơ nhỏ : có 100 thành phần ( khoảng 10 cổng) - MSI - tích hợp quy mơ trung bình : chứa 500 thành phần ( có nhiều 10 100 cửa) - LSI- tích hợp modun lớn : thành phần từ 500-300.000 có 100 cửa - VLSI- tích hợp quy mơ lớn : chứa 300.000 thành phần chip Mạch logic tổ hợp TTL a Các chủng loại ic họ TTL + standard TTL : 74xxx : 0-> 70 độ C , 54xxx : -55 -> 125 độ C + low power TTL : 74L , 54L + high power TTL : 74H ,54H + schottky TTL : 74S ,54S + low power schottky TTL : 74LS , 54LS + advanced shottky TTL : 74AS ,54AS + advanced low power schottly TTL : 74ALS , 54ALS + fast TTL : 74F ,54F b Đặc điểm Logic TTL loại IC tích hợp mạch dựa vào nguyên lý transistor lưỡng cực (BJT), hoạt động với điện áp vcc 5v, công suất tiêu tán thấp khoảng từ 1.2 -20 mW, thời gian trễ khoảng từ 1.7 - 9ns tùy thuộc vào họ TTL Cấu tạo mạch điện cổng NAND TTL a Sơ đồ nguyên lý Hình 1.0 cổng NAND b Nguyên lí hoạt động Hai ngõ vào A B đặt cực phát transistor Q1 Hai diode mắc ngược từ ngõ vào xuống mass dùng để giới hạn xung âm ngõ vào, có, giúp bảo vệ mối nối BE Q1 Ngõ cổng NAND lấy transistor Q3 Q4, sau diode D0 Q4 D0 thêm vào để hạn dòng cho Q3 dẫn bão hồ đồng thời giảm mát lượng toả R4 (trường hợp khơng có Q4,D0) Q3 dẫn.Điện áp cấp cho mạch mạch TTL khác thường chuẩn 5v Mạch hoạt động sau : Khi A thấp, B thấp hay A B thấp Q1 dẫn điện; phân cực mạch để áp sụt Q1 nhỏ cho Q2 không đủ dẫn; kéo theo Q3 ngắt Như có tải ngồi dịng qua Q4, D0 tải xuống mass Dòng gọi dịng mức cao kí hiệu IOH Giả sử tải điện trở 3k9 dịng là: ��� = ���−���−��0 � = 5−0,2−0,8 3�9 = 1mA Khi A B cao, nên có dịng A B được, dịng từ nguồn Vcc qua R1, mối nối BC Q1 thúc vào cực B làm Q2 dẫn bão hòa Nếu mắc tải từ nguồn Vcc tới ngõ Y dịng đổ qua tải, qua Q3 làm dẫn bão hồ ln Ngõ mức thấp áp áp VCE Q3 khoảng 0,2 đến 0,5V tuỳ dịng qua tải Khi ta có dịng mức thấp kí hiệu IOL Sở dĩ gọi dịng dịng sinh cổng logic mức thấp (mặc dù dòng dòng chảy vào cổng logic) Ví dụ tải 470 ohm dịng IOL là: ��� = ���−��� � = 5−0,3 470 = 10mA Cấu tạo mạch điện cổng logic có cực thu để hở (open collector) a Sơ đồ nguyên lý Hình 1.1 b Nguyên lý hoạt động Hình cấu trúc cổng nand ngõ vào có ngõ cực thu để hở Nhận thấy cấu trúc mạch khơng có điện trở hay transistor nối từ cực thu transistor Q3 (transistor nhận dòng ) lên Vcc Khi giao tiếp tải ta phải thêm bên mạch điện trở nối từ ngõ Y lên Vcc gọi điện trở kéo lên (pull up resistor Rp) có trị số từ trăm ohm đến vài kilo ohm tuỳ theo tải c Ưu điểm khuyết điểm - Cho phép kết nối ngã nhiều cổng khác nhau, sử dụng phải mắc điện trở từ ngã lên nguồn Vcc, gọi điện trở kéo lên, trị số điện trở chọn lớn hay nhỏ tùy theo u cầu có lợi mặt cơng suất hay tốc độ làm việc.Điểm nối chung ngã có tác dụng cổng AND nên ta gọi điểm AND - Người ta chế tạo IC ngã có cực thu để hở cho phép điện trở kéo lên mắc vào nguồn điện cao, dùng cho tải đặc biệt dùng tạo giao tiếp họ TTL với CMOS dùng nguồn cao Cấu tạo mạch điện cổng logic ngõ trạng thái a Sơ đồ nguyên lý Hình 1.2 b Nguyên lí hoạt động Mạch cổng đảo có ngã trạng thái, T4 & T5 mắc Darlington để cấp dòng lớn cho tải Diod D nối vào ngã vào C để điều khiển Hoạt động mạch giải thích sau: - Khi C=1, Diod D ngưng dẫn, mạch hoạt động cổng đảo - Khi C=0, Diod D dẫn, cực thu T2 bị ghim áp mức thấp nên T3, T4 & T5 ngưng, ngã mạch trạng thái tổng trở cao Ký hiệu cổng đảo ngã trạng thái, có ngã điều khiển C tác động mức cao bảng thật cho Cũng có cổng đảo cổng đệm trạng thái với ngã điều khiển C tác động mức thấp mà ta tự vẽ ký hiệu bảng thật Khả tỏa ( FAN out) Một cách tổng quát, ngã mạch logic đòi hỏi phải cấp dòng cho số ngã vào mạch logic khác Fan Out số ngã vào lớn nối với ngã IC loại mà bảo đảm mạch hoạt động bình thường Nói cách khác Fan Out khả chịu tải cổng logic Ta có hai loại Fan-Out ứng với trạng thái logic ngã ra: FAN - OUTH = ��� FAN - OUTL = ��� ��� ��� Thường hai giá trị Fan-Out khác nhau, sử dụng, để an toàn, ta nên dùng trị nhỏ hai trị Fan-Out tính theo đơn vị Unit Load UL (tải đơn vị) II Thiết kế Yêu cầu Thiết kế mạch giả định cân hành lý làm thủ tục cho hành khách: a) Mạch hiển thị ngẫu nhiên khoảng 5kg đến 30kg; b) Mạch thể thông báo hành lý vượt 15kg Sơ đồ khối Thiết kế FF a Khối nguồn Dùng biến áp để hạ áp từ 220vac xuống cịn 12vac sau qua cầu diode chỉnh lưu thành điện dc ,cho qua tụ để nắn dạng sóng bớt nhấp nhơ ,sau cho qua ic 7805 để ghim điện áp lại 5vdc, bắt diode zener (break voltage =5v) đặt song song để gim áp ,cho dù đầu vào điện áp có tăng giảm đầu cố định 5v (thay đổi k đáng kể) 10 Hình 1.3 - mạch ổn áp Hình 1.4 - dạng sóng b Khối tạo xung Hình 1.5 - sơ đồ nguyên lý 11 Dùng ic ne555 để tạo xung vuông chuẩn cung cấp cho khối đếm xung Tính tốn chu kỳ : f = 25hz, T=1/25 = 0.04s Ton =ln(2)R1 *C1=0.02s Toff = ln(2)R2*C1=0.02s Toff = 0,02=ln(2)*R2*22Uf ==> R2 =1.3K = R1 Hình 1.6 - dạng sóng c Khối xử lý Sử dụng nút nhấn biểu thị cho kiện hàng đặt lên cân Khi nút nhấn mạch hiển thị số khoảng 5-30kg Khi có kiện hàng vượt 15kg đèn led báo hiệu + dùng D FF để hiển thị số hàng đơn vị FF khác để hiển thị hàng chục 12 + FF hàng chục mạch hiển thị hàng đơn vị khoảng 59, FF hàng chục mạch hiển thị hàng đơn vị khoảng 1-9 + đến reset kích FF hàng chục chạy lên + mạch hiển thị vượt 30 reset FF hàng chục FF hàng đơn vị + cài đặt (((Q1.Q2+Q3).Q4 )+ Q5 ), để có kiện hàng đặt lên cân vượt 15kg đèn báo hiệu + kết nối xung qua nút nhấn đưa vào cho FF , lần nhấn nút tương đương với có kiện hàng đặt lên mạch hiển thị ngẫu nhiên số + Lập bảng trạng thái phương trình trạng thái + biến x đại diện cho đầu ff hàng chục Q0n+1 = �0 = D0 13 Q1n+1 = �0 �1 + �3 �1 �0 + �1�2�0 = D1 Q2n+1 = �1 �2 + �1(�2 ��� �0) + � �3 �2 = D2 Q3n+1 = Q3 �1 �0 + Q2Q1Q0 =D3 14 + cài đặt Hình 1.7 - cài đặt d Khối giải mã Dec D3 D2 D1 D0 a b c d e f g 0 0 1 1 1 0 1 0 0 0 1 1 1 0 1 1 1 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 1 1 1 0 1 1 1 Bảng chân lý 15 Ta sử dụng ic 7447 để giải mã hiển thị số BCD led đoạn Hình 1.8 - ic 7447 Hình 1.9 - sơ đồ chân e Khối hiển thị Dùng led đoạn anot chung để hiển thị số cân Hình 2.0 - led đoạn anot chung 16 Thiết kế IC thực tế Dùng ic 74192 để thiết kế cho mạch Hình 2.1 - ic 74192 Sơ đồ chức 17 Chân TCU TCD chân đặc biệt Chân TCU luôn dương, đếm lên chân UP âm chân TCU âm Chân TCD luôn dương ,chỉ ta đếm xuống đến chân DN âm chân TCD âm Hình 2.2 - sơ đồ bên ic 74192 Từ chức ta kết nối sau : Đối với yêu cầu hiển thị từ 5-30 ta sử dụng ic 74192 để hiển thị số hàng đơn vị , lại hiển thị số hàng chục + ic hiển thị hàng đơn vị : ban đầu ta kểt nối D0D1D2D3 - 1010 ic bắt đầu hiển thị từ số + kết nối chân MR với mass chân DN nối với vcc + Dùng cổng nand đầu vào Q0,Q1 ic hàng chục Q0 ic hàng đơn vị (tương ứng với số 31) đầu cổng nand nối với chân PL ic để đếm đến 30 18 + ic hiển thị hàng chục : chân MR chân D0 D1 D2 D3 nối với mass, DN nối với vcc Nối chân TCU ic hàng đơn vị vào chân up ic hàng chục để đếm đến chân TCU từ dương chuyển sang âm kích cho ic đếm lên + cài đặt biểu thức: ((Q1Q2+Q3).Q0(hàng chục)+Q1(hàng chục) đầu nối với led để hiển thị thông báo có kiện hàng đặt lên cân vượt 15kg + gắn xung với nút nhấn đưa vào chân up để lần nhấn nút mạch số + cài đặt Hình 2.3 - cài đặt III Mô proteus 19 Hình 2.4- kết mơ thiết kế FF có kiện hàng đặt lên cân mạch hiển thị ngẫu nhiên số cân kiện hàng Hình 2.5 - kết mơ thiết kế FF Khi có kiện hàng vượt q 15kg đèn báo hiệu 20 Hình 2.6 - kết thiết kế IC thực tế Khi có kiện hàng đặt lên cân cân hiển thị ngẫu nhiên cân nặng kiện hàng khoảng 5-30 Hình 2.7 - kết qủa thiết kế IC thực tế 21 Khi có kiện hàng vượt q 15kg đèn báo hiệu Nhận xét : qua cách thiết kế mạch đáp ứng yêu cầu có kiện hàng đặt lên cân cân hiển thị cân nặng kiện hàng ngẫu nhiên khoảng 5-30kg có kiện hàng đặt lên cân vượt q 15kg có đèn báo hiệu IV Kết luận Qua tiểu luận giúp em có hiểu biết nhiều FLIP FLOP , cách sử dụng FF , hiểu mạch tổ hợp logic, cách thiết kế mạch logic , biết nhiều họ ic ,cách sử dụng ic thực tế để giúp cho công việc, dự án , đồ án nghiên cứu em sau 22 ... II Thiết kế Yêu cầu Thiết kế mạch giả định cân hành lý làm thủ tục cho hành khách: a) Mạch hiển thị ngẫu nhiên khoảng 5kg đến 30kg; b) Mạch thể thông báo hành lý vượt 15kg Sơ đồ khối Thiết kế. .. nhấn nút mạch số + cài đặt Hình 2.3 - cài đặt III Mơ proteus 19 Hình 2.4- kết mơ thiết kế FF có kiện hàng đặt lên cân mạch hiển thị ngẫu nhiên số cân kiện hàng Hình 2.5 - kết mơ thiết kế FF Khi có... báo hiệu 20 Hình 2.6 - kết thiết kế IC thực tế Khi có kiện hàng đặt lên cân cân hiển thị ngẫu nhiên cân nặng kiện hàng khoảng 5-30 Hình 2.7 - kết qủa thiết kế IC thực tế 21 Khi có kiện hàng vượt