vxl ch03 8051 3 1 den 3 3 v01 5048

Hiệu đính từ slide thầy Hồ Trung Mỹ Bộ môn Điện tử - DH BK TPHCM CHƯƠNG HỌ VI ĐiỀU KHIỂN 8051 Nội dung 3.1 Giới thiệu họ vi điều khiển 8051 3.2 Kiến trúc phần cứng 8051 3.3 Các phương pháp định địa 3.1 Giới thiệu họ vi điều khiển 8051 Các kiến trúc vi điều khiển Memory Address Bus CPU Program + Data Data Bus 2n Von Neumann Architecture Memory Address Bus CPU Fetch Bus Program Address Bus Data Bus Harvard Architecture Data Họ VĐK 8051 • 8051 vi điều khiển họ vi điều khiển MCS51 Intel sản xuất vào năm 1980 Họ MCS51 họ 8-bit có khả định địa 64KB nhớ chương trình 64KB nhớ liệu Comparison of MCSMCS-51 ICs Part Number On-Chip Code Memory On-Chip Data Memory Timers 8051 4K ROM 128 bytes 8031 0K 128 bytes 8751 4K EPROM 128 bytes 8052 8K ROM 256 bytes 8032 0K 256 bytes 8752 8K EPROM 256 bytes 3.2 Kiến trúc phần cứng 8051 Sơ đồ khối 8051/8031 Ý nghĩa chân MCU 8051 • • • • Port (Cổng 0) Port port hai chức chân 32–39 Trong thiết kế cỡ nhỏ (không dùng nhớ mở rộng) có chức đường I/O Đối với thiết kế lớn với nhớ mở rộng, dồn kênh bus địa bus liệu Port (Cổng 1) Port cổng dành riêng cho nhập/xuất chân 1–8 Các chân ký hiệu P1.0, P1.1, P1.2, dùng cho giao tiếp với thiết bị cần Port khơng có chức khác, chúng dùng cho giao tiếp với thiết bị Port (Cổng 2) Port cổng công dụng kép chân 21–28 dùng đường xuất nhập byte cao bus địa thiết kế dùng nhớ mở rộng Port (Cổng 3) Port cổng công dụng kép chân 10–17 Các chân port có nhiều chức năng, cơng dụng chuyển đổi có liên hệ với đặc tính đặc biệt 8051/8031 10 Các chức chuyển đổi Port 11 12 Cấu trúc cổng I/O • Khả lái tải TTL loại LS (Low Power Schottky) với cổng P1, P2, P3; tải TTL loại LS với cổng P0 • Chú ý điện trở kéo lên bên trong Port (ngoại trừ lúc làm việc bus liệu / địa bên ngoài) Điện trở kéo lên sử dụng với P0 tùy theo đặc tính vào thiết bị mà lái 13 14 15 A Pin of Port Read latch TB2 Vcc Load(L1) Internal CPU bus D Write to latch Clk P1.X pin Q P1.X Q M1 TB1 ⌦P0.x Read pin 8051 IC 16 Writing “1” to Output Pin P1.X Read latch Vcc TB2 Load(L1) output pin is Vcc write a to the pin Internal CPU bus D Write to latch Clk Q P1.X pin P1.X Q M1 output TB1 Read pin 8051 IC 17 Writing “0” to Output Pin P1.X Read latch Vcc TB2 Load(L1) output pin is ground write a to the pin Internal CPU bus D Write to latch Clk Q P1.X pin P1.X Q M1 output TB1 Read pin 8051 IC 18 Reading “High” at Input Pin Read latch TB2 write a to the pin MOV P1,#0FFH Internal CPU bus MOV A,P1 Vcc external pin=High Load(L1) D Q P1.X pin P1.X Write to latch Clk Q M1 TB1 Read pin Read pin=1 Read latch=0 Write to latch=1 8051 IC 19 Reading “Low” at Input Pin Read latch Vcc MOV A,P1 TB2 write a to the pin Load(L1) external pin=Low MOV P1,#0FFH Internal CPU bus D Q P1.X pin P1.X Write to latch Clk Q M1 TB1 Read pin Read pin=1 Read latch=0 Write to latch=1 8051 IC 20 ... Timers 80 51 4K ROM 12 8 bytes 8 0 31 0K 12 8 bytes 87 51 4K EPROM 12 8 bytes 8052 8K ROM 256 bytes 8 032 0K 256 bytes 8752 8K EPROM 256 bytes 3. 2 Kiến trúc phần cứng 80 51 Sơ đồ khối 80 51/ 8 0 31 Ý nghĩa... thiết bị mà lái 13 14 15 A Pin of Port Read latch TB2 Vcc Load(L1) Internal CPU bus D Write to latch Clk P1.X pin Q P1.X Q M1 TB1 ⌦P0.x Read pin 80 51 IC 16 Writing ? ?1? ?? to Output Pin P1.X Read latch...Nội dung 3. 1 Giới thiệu họ vi điều khiển 80 51 3. 2 Kiến trúc phần cứng 80 51 3. 3 Các phương pháp định địa 3. 1 Giới thiệu họ vi điều khiển 80 51 Các kiến trúc vi điều khiển Memory