ThS NGUYỄN ĐÌNH PHÚ ThS TRƯƠNG THỊ BÍCH NGÀ GIÁO TRÌNH THỰC HÀNH THIẾT KẾ VI MẠCH SỐ VỚI VHDL ThS NGUYỄN ĐÌNH PHÚ ThS TRƯƠNG THỊ BÍCH NGÀ GIÁO TRÌNH THỰC HÀNH THIẾT KẾ VI MẠCH SỐ VỚI VHDL NHÀ XUẤT BẢN[.]
ThS NGUYỄN ĐÌNH PHÚ - ThS TRƯƠNG THỊ BÍCH NGÀ GIÁO TRÌNH THỰC HÀNH THIẾT KẾ VI MẠCH SỐ VỚI VHDL ThS NGUYỄN ĐÌNH PHÚ ThS TRƯƠNG THỊ BÍCH NGÀ GIÁO TRÌNH THỰC HÀNH THIẾT KẾ VI MẠCH SỐ VỚI VHDL NHÀ XUẤT BẢN ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH - 2017 LỜI NĨI ĐẦU Vi mạch số trải qua 40 năm hình thành phát triển mạnh mẽ, với nhu cầu sáng tạo không giới hạn người thúc đẩy lãnh vực thiết kế vi mạch ngày tiếp tục phát triển cao Cơng nghệ tích hợp ngày đại, công cụ phần mềm hỗ trợ cho thiết kế vi mạch ngày phát triển tương lai cho đời nhiều hệ vi mạch Đứng trước phát triển mạnh mẽ ấy, sinh viên, giáo viên đại học ngành kỹ thuật điện tử công nghiệp, điện tử truyền thơng, kỹ thuật máy tính cần phải trang bị kiến thức thiết kế vi mạch số ngơn ngữ lập trình mơ tả phần cứng (HDL) môn học lý thuyết trải nghiệm thực tế thông qua môn học thực hành thiết kế vi mạch Với kiến thức giúp bạn sinh viên sau trường làm việc cơng ty thiết kế vi mạch Giáo trình thực hành thiết kế vi mạch số với VHDL tác giả biên soạn dựa kit FPGA dùng chip Xilinx có kết nối ngoại vi giúp cho sinh viên hay người bắt đầu tiếp cận cách dễ dàng, phần mềm EDA Xilinx cung cấp, ngôn ngữ sử dụng VHDL Các thực hành thiết kế vi mạch trình bày giáo trình từ đến phức tạp, từ đơn giản đến nâng cao để người học dễ tiếp thu dễ thực hành Nội dung giáo trình chia làm chương: Chương 1: Cấu hình kit FPGA Chương 2: Hướng dẫn sử dụng phần mềm lập trình Chương 3: Thiết kế mạch tổ hợp Chương 4: Thiết kế mạch 1: giao tiếp nút nhấn, switch, led đơn Chương 5: Thiết kế mạch 2: giao tiếp nút nhấn, switch, led đoạn Chương 6: Thiết kế mạch 3: giao tiếp LCD, GLCD Chương 7: Thiết kế mạch giao tiếp nhớ RAM VHDL Chương 8: Giao tiếp truyền liệu Chi tiết nội dung chương: Chương 1: Giới thiệu cấu hình kit FPGA: giới thiệu cấu hình kit, cấu hình chip, kết nối chip FPGA với ngoại vi, sơ đồ kết nối, chân kết nối, mức logic tích cực Chương 2: Hướng dẫn sử dụng phần mềm EDA dùng để lập trình thiết kế chip Chương 3: Thực hành thiết kế mạch tổ hợp Bao gồm mạch giải mã, mã hóa, đa hợp, giải đa hợp, giải mã led đoạn, mạch cộng, mạch trừ, mạch chuyển đổi Các tổ hợp với tín hiệu vào switch, nút nhấn ngõ điều khiển led đơn, led đoạn Chương 4: Thực hành thiết kế mạch Bao gồm mạch chia tần số, mạch chia tần số với nhiều cấp tần số khác nhau, mạch tạo tín hiệu cho phép, mạch tạo nhiều tín hiệu cho phép khác Mạch đếm nhị phân, đếm lên, đếm xuống, điều khiển cho phép đếm, ngừng đếm Mơ hình máy trạng thái Moore Mealy Chống dội nút nhấn switch Mạch đếm từ nút nhấn Các mạch đếm vòng đếm Johnson Chương 5: Thực hành thiết kế mạch Bao gồm mạch đếm số hiển thị led đoạn, đếm số hiển thị led đoạn quét, đếm số hiển thị led đoạn quét, đếm số hiển thị led đoạn quét Hai đếm độc lập, đếm với tần số khác lựa chọn switch, nút nhấn tăng, giảm nhiều yêu cầu điều khiển khác Mạch đồng hồ số hiển thị giờ, phút, giây từ đến nâng cao cho phép chỉnh giờ, phút, giây nút nhấn giống đồng hồ thực tế Mạch đọc nhiệt độ từ cảm biến nhiệt dây DS18B20 hiển thị led đoạn dùng máy trạng thái Chương 6: Thực hành thiết kế mạch điều khiển LCD Bao gồm mạch giao tiếp điều khiển LCD hiển thị chuỗi Mạch đếm, mạch đồng hồ số, mạch đọc nhiệt độ từ cảm biến nhiệt DS18B20 hiển thị LCD Tương tự giao tiếp với GLCD trắng đen Chương 7: Thực hành thiết kế mạch giao tiếp nhớ RAM Thiết kế điều khiển nhớ thực chức đọc/ghi liệu Bài thực hành thiết kế gồm mạch giao tiếp ghi liệu vào đọc liệu từ nhớ SRAM SDRAM hiển thị LCD Chương 8: Thực hành thiết kế mạch giao tiếp máy tính qua UART Thiết kế mạch tạo tốc độ baud, mạch phát, mạch nhận đệm FIFO Bài thực hành bao gồm mạch giao tiếp truyền liệu máy tính FPGA hiển thị liệu truyền nhận LCD máy tính, bên máy tính sử dụng phần mềm Terminal để thực truyền nhận liệu với kit FPGA Tương tự giao tiếp với thiết bị qua chuẩn I2C đồng hồ thời gian thực, nhớ Eeprom thiết bị hay nhớ theo chuẩn SPI Trong trình biên soạn khơng thể tránh sai sót nên mong bạn đọc đóng góp, xây dựng cho Giáo trình thực hành thiết kế vi mạch số với VHDL Mọi góp ý xin vui lịng gởi nhóm tác giả theo địa phund@hcmute.edu.vn phu_nd@yahoo.com Nhóm tác giả xin cảm ơn bạn bè đồng nghiệp đóng góp nhiều ý kiến, xin cảm ơn người thân gia đình tạo điều kiện thuận lợi để nhóm tác giả có nhiều thời gian biên soạn giáo trình Nguyễn Đình Phú Trương Thị Bích Ngà DANH SÁCH HÌNH Hình 1-1 Kit dùng chip – FPGA XILINX – XC3S500E – PQ208 27 Hình 1-2 Giao tiếp FPGA với ngoại vi 29 Hình 1-3 Sơ đồ mạch giao tiếp với switch 30 Hình 1-4 Sơ đồ mạch giao tiếp với nút nhấn 31 Hình 1-5 Sơ đồ mạch giao tiếp với led đơn 32 Hình 1-6 Sơ đồ mạch giao tiếp với led đoạn anode chung 34 Hình 1-7 Sơ đồ mạch giao tiếp với led ma trận 8x8 38 Hình 1-8 Sơ đồ mạch công suất IC ULN 2003 40 Hình 1-9 Sơ đồ mạch IC thời gian thực với FPGA 41 Hình 1-10 Sơ đồ mạch IC nhớ Eeprom AT24C04 với FPGA 41 Hình 1-11 Sơ đồ mạch IC DAC 0832 42 Hình 1-12 Sơ đồ mạch IC Max 232 với FPGA 43 Hình 1-13 Sơ đồ mạch chuẩn PS2 với FPGA 44 Hình 1-14 Sơ đồ mạch kết nối SD card với FPGA 45 Hình 1-15 Sơ đồ mạch kết nối cổng VGA với FPGA 45 Hình 1-16 Sơ đồ mạch kết nối mạch dao động với FPGA 46 Hình 1-17 Sơ đồ mạch kết nối nhớ SRAM với FPGA 48 Hình 1-18 Sơ đồ mạch kết nối nhớ SDRAM với FPGA 49 Hình 2-1 Biểu tượng chương trình Xilinx ISE Design Suite 14.2 50 Hình 2-2 Giao diện chương trình ISE 50 Hình 2-3 Tạo Project 51 Hình 2-4 Menu để nhập tên thư mục cho Project 51 Hình 2-5 Nhập tên thư mục cho Project 52 Hình 2-6 Menu dùng để chọn thông số Project 52 Hình 2-7 Màn hình sau khai báo xong tên chọn chip FPGA 53 Hình 2-8 Màn hình để tạo file nguồn 53 Hình 2-9 Màn hình chọn kiểu lập trình đặt tên cho file nguồn 54 Hình 2-10 Màn hình thiết lập tín hiệu vào 54 Hình 2-11 Màn hình xuất tag 55 Hình 2-12 Màn hình file nguồn chưa có lệnh 55 Hình 2-13 Màn hình file nguồn sau nhập lệnh 56 Hình 2-14 Chọn chức tổng hợp chương trình 56 Hình 2-15 Kết tổng hợp thành cơng 57 Hình 2-16 Kết tổng hợp bị lỗi 57 Hình 2-17 Chọn mục để tiến hành gán chân 58 Hình 2-18 Hình phần mềm gán chân khởi động 58 Hình 2-19 Giao diện phần mềm gán chân sau khởi động xong 59 Hình 2-20 Tiến hành mở cửa sổ để gán chân 59 Hình 2-21 Vị trí để gán chân 59 Hình 2-22 Kết sau gán chân 60 Hình 2-23 Chọn biên dịch cho chương trình 60 Hình 2-24 Kết sau biên dịch thành công 61 Hình 2-25 Generate Target PROM/AC File 62 Hình 2-26 Giao diện chương trình nạp “ISE iMPACT” 62 Hình 2-27 Khởi tạo kết nối 63 Hình 2-28 Khởi tạo kết nối để nhận dạng chip FPGA 63 Hình 2-29 Khởi tạo kết nối để nhận dạng chip FPGA 63 Hình 2-30 Chọn file để nạp vào chip FPGA 64 Hình 2-31 Chọn file để nạp vào chip PROM 64 Hình 2-32 Chỉ nạp cho FPGA 65 Hình 2-33 Sẵn sàng nạp 65 Hình 2-34 Nạp thành cơng 66 Hình 3-1 Hai mạch giải mã sang 4: lệnh gán lựa chọn điều kiện 68 Hình 3-2 Đặt tên dạng bus cho tín hiệu vào 69 Hình 3-3 Cửa sổ xuất chương trình 70 Hình 3-4 Bắt đầu tạo source cho chương trình 70 Hình 3-5 Chọn ngơn ngữ đặt tên cho chương trình 71 Hình 3-6 Đặt tên cho tín hiệu vào chương trình 71 Hình 3-7 Kiểm tra cú pháp chương trình 72 Hình 3-8 Kết kiểm tra cú pháp 72 Hình 3-9 Kết kiểm tra cú pháp chương trình 73 Hình 3-10 Chọn biểu tượng add 74 Hình 3-11 Chọn file gán chân để add 74 Hình 3-12 Thông báo file gán chân OK 75 Hình 3-13 Tồn chương trình 75 Hình 3-14 Tên tín hiệu file gán chân 76 Hình 3-15 Hai mạch giải mã sang 4: lệnh if và case 77 Hình 3-16 Sơ đồ khối mạch mã hóa ưu tiên sang 2: dùng lệnh gán lựa chọn điều kiện 80 Hình 3-17 Sơ đồ khối mạch đa hợp kênh 83 Hình 3-18 Sơ đồ khối mạch đa hợp kênh – bit 85 Hình 3-19 Sơ đồ khối mạch giải đa hợp kênh 87 Hình 3-20 Sơ đồ khối mạch giải mã led đoạn 90 Hình 3-21 Sơ đồ khối mạch cộng số nhị phân bit 93 Hình 3-22 Sơ đồ khối chuyển đổi số nhị phân bit sang số BCD 96 Hình 3-23 Sơ đồ khối mạch chuyển đổi mã nhị phân sang mã Gray 99 Hình 4-1 Sơ đồ khái niệm mạch đồng 102 Hình 4-2 Sơ đồ khối mạch tạo xung 1Hz 104 Hình 4-3 Dạng sóng mạch chia 16 dùng mạch chia 16 105 Hình 4-4 Dạng sóng mạch chia 10 dùng mạch chia mod-10 105 Hình 4-5 Sơ đồ khái niệm mạch tạo xung 1Hz 107 Hình 4-6 Sơ đồ khối chia xung 1Hz 10Hz 108 Hình 4-7 Sơ đồ khối mạch chia 10 xung 110 Hình 4-8 Sơ đồ khối mạch tạo xung cho phép 1Hz 114 Hình 4-9 Sơ đồ khái niệm mạch tạo xung cho phép 1Hz 116 Hình 4-10 Sơ đồ khối mạch tạo xung cho phép 1Hz xung cho phép 1Hz 117 Hình 4-11 Sơ đồ khối mạch đếm nhị phân đồng bit 119 Hình 4-12 Sơ đồ khối mạch đếm nhị phân bit, đếm xung 5Hz 121 Hình 4-13 Sơ đồ khối mạch đồng ngẫu nhiên FSM 125 Hình 4-14 Đồ hình trạng thái FSM mạch đếm 126 Hình 15 Sơ đồ mạch phát mức xung liên tiếp 128 Hình 16 Mơ hình trạng thái mạch phát mức xung liên tiếp 128 Hình 4-17 Sơ đồ khối mạch phát mức xung liên tiếp 129 Hình 4-18 Sơ đồ kết nối switch nút nhấn với FPFA 132 Hình 4-19 Dạng sóng nút nhấn hay switch bị dội sau chống dội 132 Hình 4-20 Mơ hình trạng thái chống dội sw/btn 133 Hình 4-21 Mạch đếm nhị phân bit từ nút nhấn có chống dội 134 Hình 4-22 Mạch làm hẹp xung 137 Hình 4-23 Giản đồ thời gian mạch làm hẹp xung 137 Hình 4-24 Mạch đếm nhị phân bit từ nút nhấn có chống dội – cách 139 Hình 4-25 Mạch đếm nhị phân bit từ nút nhấn có chống dội – cách 141 Hình 4-26 Mạch đếm lên/xuống nhị phân bit từ nút nhấn có chống dội 145 ... nghiệm thực tế thông qua môn học thực hành thiết kế vi mạch Với kiến thức giúp bạn sinh vi? ?n sau trường làm vi? ??c cơng ty thiết kế vi mạch Giáo trình thực hành thiết kế vi mạch số với VHDL tác... BÍCH NGÀ GIÁO TRÌNH THỰC HÀNH THIẾT KẾ VI MẠCH SỐ VỚI VHDL NHÀ XUẤT BẢN ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH - 2017 LỜI NĨI ĐẦU Vi mạch số trải qua 40 năm hình thành phát triển mạnh mẽ, với nhu... nhớ thực chức đọc/ghi liệu Bài thực hành thiết kế gồm mạch giao tiếp ghi liệu vào đọc liệu từ nhớ SRAM SDRAM hiển thị LCD Chương 8: Thực hành thiết kế mạch giao tiếp máy tính qua UART Thiết kế mạch