Dòng điện tải đi từ điểm A đến điểm C.. Các diode D4 và D2 bị khóa vì điện thế cực K của chúng là UA hoặc UC lớn hơn điện thế cực A của chúng là UB Như vậy: - Dòng tải bao giờ cũng suất
Trang 1CỘNG HOÀ XÃ HỘI CHỦ NGHĨA VIỆT NAM
Độc lập - Tự do - Hạnh phúc
ĐÁP ÁN
ĐỀ THI TỐT NGHIỆP CAO ĐẲNG NGHỀ KHOÁ 3 (2009 - 2012)
NGHỀ: ĐIỆN TỬ CÔNG NGHIỆP MÔN THI: LÝ THUYẾT CHUYÊN MÔN NGHỀ
Mã đề thi: DA ĐTCN - LT 19
I Phần bắt buộc
1 Xét mạch mã hóa nhị phân từ 8 sang 3 ( 8 ngõ vào, 3 ngõ ra)
Trong đó:
X 0 , X 1 , ….,X 7 là các ngõ vào tín hiệu
A, B, C là các ngõ ra
Mạch mã hóa nhị phân thực hiện biến đổi tín hiệu ngõ vào thành một từ mã nhị
phân tương ứng ở ngõ ra, cụ thể như sau
Chọn mức tác động (tích cực) ở ngõ vào là mức logic 1, ta có bảng trạng thái mô
tả hoạt động của mạch.
0,75đ
0,5đ
Trang 2Giải thích bảng trạng thái: Khi một ngõ vào ở trạng thái tích cực (mức logic 1) và
các ngõ vào còn lại không được tích cực (mức logic 0) thì ngõ ra xuất hiện từ mã tương
ứng Cụ thể là: khi ngõ vào x 0 =1 và các ngõ vào còn lại bằng không thì từ mã ở ngõ ra
là 000, khi ngõ vào x 1 =1 và các ngõ vào còn lại bằng không thì từ mã ở ngõ ra là 001,
vv…
Phương trình logic tối giản:
Sơ đồ logic
0,75đ
Trang 3+ Nguyên lý làm việc
U2a = U2sin
U2b = U2sin
U2c = U2sin
Xét tại thời điểm ứng với θ1, điện thế tại các điểm A, B, C như sau: UA > UB >
UC
Dòng điện tải đi từ điểm A đến điểm C Diode D1 mở cho dòng chạy qua
do đó UF = UA > UB > UC Các Diode D3 và D5 bị khóa vì điện thế cực K của
chúng là (UA) lớn hơn điện thế cực A của chúng là (UB hoặc UC)
Diode D2 mở cho dòng chạy qua, do đó UG = UC < UB < UA Các diode D4
và D6 bị khóa vì điện thế cực K của chúng là (UA hoặc UB) lớn hơn điện thế cực
A của chúng là (UC)
Xét tại thời điểm ứng với θ2, điện thế tại các điểm A, B, C như sau: UB > UC >
UA
Dòng điện tải đi từ điểm B đến điểm A Diode D3 mở cho dòng chạy qua
do đó UF = UB > UC > UA Các Diode D1 và D5 bị khóa vì điện thế cực K của
chúng là (UB) lớn hơn điện thế cực A của chúng là (UC hoặc UA)
Diode D4 mở cho dòng chạy qua, do đó UG = UA < UC < UB Các diode D2
và D bị khóa vì điện thế cực K của chúng là (U hoặc U ) lớn hơn điện thế cực
0,75đ
Trang 4Dòng điện tải đi từ điểm C đến điểm B Diode D5 mở cho dòng chạy qua
do đó UF = UC > UA > UB Các Diode D3 và D1 bị khóa vì điện thế cực K của
chúng là (UC) lớn hơn điện thế cực A của chúng là (UB hoặc UA)
Diode D6 mở cho dòng chạy qua, do đó UG = UB < UA < UC Các diode D4
và D2 bị khóa vì điện thế cực K của chúng là (UA hoặc UC) lớn hơn điện thế cực
A của chúng là (UB)
Như vậy:
- Dòng tải bao giờ cũng suất phát từ điểm có điện thế cao nhất tới điểm có điện thế thấp nhất
- Mỗi diode cho dòng chảy qua trong một phần ba chu kỳ (2π/3)
- Mỗi cuộn dây thứ cấp biến áp cho dòng chay qua trong 2 lần một phần ba chu kỳ (4π/3): 1/3 chu kỳ với diode trên và một phấn ba chu kỳ với diode dưới
- Trị tức thời điện áp tải Ud bằng hiệu của trị tức thời điện áp của hai pha đang cấp cho tải
- Ud gồm 6 chỏm hình sin tạo nên
+ Dạng sóng đầu ra trong trường hợp tải thuần trở
0,75đ
UA UB U
C
θ1 θ2 θ3
U
Ud
Trang 5Chế độ này nhằm tương thích vớI họ vi điều khiển trước của 8051 là 8048
(hình4.2a) Trong chế độ này thanh ghi định thờI byte cao THx được nốI tiếp vớI
5 bít thấp của thanh ghi TLx để tạo thành bộ định thờI 13 bít, 3 bít cao của TLx
không dùng
- Chế độ timer 16 bít (mode 1)
Cũng giống như mode 0, xung đồng hồ được đưa vào cặp thanh ghi định
thời TLx/THx, khi có xung đồng hồ timer sẻ đếm lên từ 0000H, 0001H, 0002H…
Hiện tượng tràn sẻ xảy ra khi số đếm từ giá trị FFFFH chuyển sang 0000H và sẻ
làm cờ tràn bị set và timer tiếp tục đếm
Cờ tràn là biến TFx trong thanh ghi điều khiển TCON, cờ này được đọc và
ghi bằng phần mềm Bít có giá trị cao nhất của timer là bít 7 trong thanh ghi THx
và bít
thấp nhất blà bít 0 trong thanh ghi TLx, cặp thanh ghi định thờI TLx/THx có thể
được đọc hoặc ghi bằng phần mềm tạI bất kỳ lúc nào
0,5đ
0,25đ
0,25đ
0,25đ
Trang 6thanh ghi THx chứa giá trị cần nạp lại Khi số đếm tràn từ FFH đến 00H, lúc này
không chỉ cờ tràn bị set mà giá trị của THx sẻ được nạp lạI vào TLx và quá trình
đếm vẩn tiếp tục cho đến lần tràn tiếp theo Chế độ này rất tiện lợI do việc tràn
xảy ra sau một khoảng thờI gian xác định lặp lạI theo chu kỳ mỗI khi TMOD và
THx được khởI tạo (hình 4.2c)
- Chế độ tách biệt timer (mode 3)
Ảnh hưởng của chế độ này lên hai bộ định thờI không giống nhau Timer 0
thì được tách ra làm hai timer 8 bít đó là TL0 và TH0 hoạt động độc lập vớI nhau
vớI hai cờ tràn tương ứng là TF0 cho TL0 và TF1 cho TH0
Timer 1 dừng trong chế độ này nhưng có thể được khởI động bằng cách
chuyển
sang các chế độ khác, chỉ có một hạn chế là cờ tràn TF1 không bị set khi timer 1
tràn vì cờ này đã được nốI đến TH0
Mode 3 được dùng chủ yếu để tạo ra thêm một timer 8 bít thứ ba trong
8051 Timer 1 có thể được điều khiển ON/OFF bằng cách chuyển qua lạI giữa
mode 3 và các mode khác và có thể được dùng để tạo tốc độ baud cho cổng nốI
tiếp của 8051 hoặc những yêu cầu không cần đến ngắt
Chương trình sử dụng ngắt timer tạo đồng thời hai xung vuông 1KHz
và 500 Hz tại 2 chân của vi điều khiển.
$include(reg51.inc)
ORG 0
LJMP MAIN
ORG 000BH
Ljmp timer0
ORG 0030H
MAIN:
MOV TMOD,#01H
mov tl0,#06h
MOV TH0,#0FFh
MOV IE,#82H
start:
mov r0,#0
cpl p0.0
cpl p0.1
lap1:
setb tr0
cjne r0,#1,lap1
cpl p0.0
lap2:
setb tr0
0,5đ
1,0đ
Trang 7cjne r0,#2,lap2
jmp start timer0:
jb tf0,$
clr tf0 clr tr0 inc r0 MOV TMOD,#01H mov tl0,#06h MOV TH0,#0FFh RETI end
Cộng (I)
II Phần tự chon, do trường biên soan
Cộng (II) Tổng cộng (I+II)
………., ngày …… tháng …… năm …………
Duyệt Hội đồng thi tốt nghiệp Tiểu ban ra đề thi
