đáp án đề thi lí thuyết tốt nghiệp khóa 3 - điện tử công nghiệp - mã đề thi dtcn - lt (13)

CỘNG HOÀ XÃ HỘI CHỦ NGHĨA VIỆT NAM Độc lập - Tự do - Hạnh phúc ĐÁP ÁN ĐỀ THI TỐT NGHIỆP CAO ĐẲNG NGHỀ KHOÁ 3 (2009 - 2012) NGHỀ: ĐIỆN TỬ CÔNG NGHIỆP MÔN THI: LÝ THUYẾT CHUYÊN MÔN NGHỀ Mã đề thi: DA ĐTCN - LT 13 Câu NỘI DUNG ĐIỂM I. Phần bắt buộc 1 Là mạch có điện ra có điện áp ngõ ra V 0 (t) tỉ lệ với đạo hàm theo thời gian của điện áp ngõ vào V i (t). Ta có: )()( tVi dt d KtVo = Trong đó K là hệ số tỉ lệ. Trong kỹ thuật xung , mạch vi phân có tác dụng thu hẹp độ rộng xung tạo ra các xung nhọn để kích cac linh kiện điều khiển hay linh kiện công suất khác như SCR, Triac a. Mạch vi phân dung RC: Vi Vo C R Mạch vi phân dung RC chính la mạch lọc cao qua dung RC. Tần số cắt của mạch lọc là: RC fc π 2 1 = Vì vậy dòng điện i(t) qua mchj cho ra sự phân áp như sau: V i (t) = V C (t) + V R (t) Xét mạch điện ở trường hợp nguồn điện áp vào V i (t) có tần số f i rất thấp so với tần số cắt f c . Lúc đó f i << RC fc π 2 1 = và ở tần số này thì dung kháng X C có trị 0,25 đ 0,5 đ 1 Hình 3.3: Mạch vi phân RC số rất lớn. Như vậy: R << fiC Xc π 2 1 = Suy ra: V R (t) << V C (t) vì dòng điện qua R và C bằng nhau Hay : V i (t)  V C (t) Điện áp trên tụ điện C được tính theo công thức: C tq tVc )( )( = Trng đó q là điện tích nạp cho tụ: dt tdVi Cti )( )( = Vậy điện áp trên điện trở chính là điện áp ra: dt tdv RCtVo i )( )( = Ta có hằng số thời gian RC = τ b. Điện áp vào là tín hiệu xung vuông: Khi điện áp vào là tín hiệu xung vuông có chu kỳ T i thì xét tỉ lệ hằng số thời gian RC = τ so với T i để giải thích dạng sóng ra theo hiện tượng nạp, xả của tụ điện. Giả thiết điện áp ngõ vào là tín hiệu xung vuông đối xứng ó chu kỳ T i . Nếu mạch vi phân có hằng số thời gian 5 TC = τ thì tụ nạp và xả điện tạo dòng i(t) qua điện trở R tạo ra điện áp giảm theo hàm số mũ. Khi điện áp ngõ vào bằng 0 v thì đầu dương của tụ nối mass và tụ sẽ xả điện âm trên điện trở R. ở ngõ ra sẽ có hai xung ngược đầu nhau và có biên độ giảm dần. Nếu mạch vi phân có hằng số thời gian τ rất nhỏ so với T i thì tụ sẽ nạp xả điện rất nhanh cho ra 2 xung ngược dấu nhưng có độ rộng xung rất hẹp được gọi là xung nhọn. Như vậy nếu thỏa mãn điều kiện cảu mạch vi phân thì mach RC se đổi tín hiệu từ xung vuông đơn cực ra 2 xung nhọn lưỡng cực như ở hình c. 0,5 đ 0,75 đ 2 - Điều khiển tương tự Để thực hiện phương pháp này chỉ có transistor là có thể được dùng làm phần tử cuối tác động liên tục trong mạch điều khiển công suất DC. 0,5 đ 2 Vi t Vo t Vo t a. Dạng sóng ngõ vào b. Dạng sóng ngõ ra khi 5 TC = τ c. Dạng sóng ngõ ra khi Ti 〈〈 τ Hình 3.4: Dạng sóng vào ra của mạch vi phân nhận xung vuông Trong thực tế, việc kết hợp mạch điều khiển DC dùng transistor với biến áp và mạch chỉnh lưu đã đạt được kết quả rất quan trọng như trong 1 bộ nguồn cấp điện. Tuy nhiên, trong phần này chỉ chú trọng đến các mạch điều khiển công suất DC đóng/ngắt. - Điều khiển công suất DC đóng/ngắt Các transistor chỉ cho phép làm việc với điện áp và dòng điện tương đối nhỏ. Do đó, chúng chỉ có thể được dùng để tạo nên các bộ điều khiển công suất với tải khoảng 10 KW Hình vẽ sau trình bày sơ đồ khối một mạch điều khiển công suất DC dùng transistor. Mạch điều khiển công suất DC dùng transistor Sơ đồ khối mạch điều khiển công suất DC đóng/ngắt dùng transistor Diode thoát dòng V20 rất cần thiết vì điện áp cãm ứng của tải có thể đánh thủng transistor khi tắt. Tuy nhiên, năng lượng từ trường tích trử trong tải có thể tiếp tục cấp dòng cho tải trong khoảng thời gian này. Hiện tượng dòng điện vượt lố xảy ra tại thời điểm transistor bắt đầu dẫn do 0,75 đ 3 dòng qua V20 giãm nhanh và cộng thêm với dòng tải. Để giãm tối thiểu sự gia tăng dòng tải khi transistor chuyển sang dẩn phải dùng diode tốc độ cao với thời gian hồi phục nghịch t rr nhỏ nhất, một cuộn cãm lỏi ferrite cũng thường được thêm vào cực phát của transistor công suất để giãm tốc độ biến thiên dòng điện. Dạng điện áp và dòng điện trong mạch điều khiển DC đóng/ngắt dùng transistor 0,75 đ 3 Cách lập trình cho S7 – 200 nói riêng và cho các PLC hãng Seimens nói chung dựa trên 3 phương pháp cơ bản: Phương pháp hình thang (Ladder Logic viết tắt là LAD) và Phương pháp liệt kê lệnh (Statement List viết tắt là STL). Chương này sẽ giới thiệu các thành phần cơ bản của 2 phương pháp trên và các sử dụng chúng trong lập trình. Ngoài ra, còn có Phương pháp lập trình theo sơ đồ khối (Funtion Block Diagramm FBD) nhưng chỉ có trong Version 3.0 của phần mềm STEP 7. Nếu chương trình được viết theo kiểu LAD, thiết bị lập trình sẽ tự tạo ra một chương trình theo kiểu STL tương ứng. Ngược lại không phải mọi chương trình được viết theo kiểu STL cũng có thể chuyển sang được dạng LAD. Bộ lệnh của phương pháp STL được trình bày đều có một chức năng tương ứng với mốt tiếp điểm, các cuộn dây và các hộp dùng trong LAD. Những lệnh này phải đọc và phối hợp được trạng thái của các tiếp điểm để đưa ra một quyết định về giá trị trạng thái đầu ra hoặc một giá trị logic cho phép, hoặc không cho phép thực hiện chức năng của một (hay nhiều) hộp. * Phương pháp lập trình LAD: LAD là một ngôn ngữ lập trình bằng đồ hoạ. Những thành phần cơ bản 0,75 đ 0,75 đ 4 dùng trong LAD tương ứng với các thành phần của bảng điều khiển dùng rơle. Trong chương trình LAD các phần tử cơ bản dùng để biểu diễn lệnh logic như sau: - Tiếp điểm: Là biểu tượng (symbol) mô tả các tiếp điểm của rơle. Các tiếp điểm đó có thể là thường đóng hay thường . - Cuộn dây (coil): Là biểu tượng mô tả rơle được mắc theo chiều dòng điện cung cấp cho rơle. - Hộp (box): Là biểu tượng mô tả các hàm khác nhau, nó làm việc khi có dòng điện chạy đến hộp. Những dạng hàm thường được biểu diễn bằng hộp là bộ thời gian (Timer), bộ đếm (Counter) và các hàm toán học. Cuộn dây và các hộp phải mắc đúng chiều dòng điện. - Mạng LAD: Là đường nối các phần tử thành các mạch hoàn thiện, đi từ đường nguồn bên trái đến đường nguồn bên phải. Đường nguồn bên trái là dây nóng, đường nguồn bên phải là dây trung hoà (neutral) hay là đường trở về nguồn cung cấp. * Phương pháp lập trình STL Phương pháp liệt kê lệnh (STL) là phương pháp thể hiện chương trình dưới dạng tập hợp các câu lệnh. Mỗi câu lệnh trong chương trình, kể cả những câu lệnh hình thức biểu diễn một chức năng của PLC. Định nghĩa về ngăn xếp logic (logic stack): S0 S1 S2 S3 S4 S5 S6 Stack 0 – bit đầu tiên hay bit trên cùng của ngăn xếp. Stack 1 – bit thứ hai của ngăn xếp. Stack 2 – bit thứ ba của ngăn xếp. Stack 3 – bit thứ tư của ngăn xếp. Stack 4 – bit thứ năm của ngăn xếp. Stack 5 – bit thứ sáu của ngăn xếp. Stack 6 – bit thứ bảy của ngăn xếp. 0,75 đ 5 S7 S8 Stack 7 – bit thứ tám của ngăn xếp. Stack 8 – bit thứ chín của ngăn xếp. Bảng 2-1 : Bảng định nghĩa về Ngăn xếp lôgic Để tạo ra được một chương trình dạng STL, người lập trình cần phải hiểu rõ phương thức sử dụng 9 bit ngăn xếp logic của S7 – 200. Ngăn xếp logic là một khối gồm 9 bit chồng lên nhau. Tất cả các thuật toán liên quan đến ngăn xếp đều chỉ làm việc với bit đầu tiên hoặc với bit đầu và bit thứ hai của ngăn xếp. Giá trị logic mới đều có thể được gởi (hoặc được nối thêm) vào ngăn xếp. Khi phối hợp hai bit đầu tiên của ngăn xếp, thì ngăn xếp sẽ được kéo lên một bit. Ngăn xếp và tên của từng bit trong ngăn xếp được biểu diễn trong hình trên. * Phương pháp lập trình FBD Phương pháp sơ đồ khối sử dụng các “ Hộp ” cho từng chức năng. Ký tự trong hộp cho biết chức năng(thí dụ ký tự & là phép toán logic AND) Ngôn ngữ lập trình này có ưu điểm là 1 người “ không chuyên lập trình “ như 1 kỹ thuật viên công nghệ cũng có thể sử dụng dạng thảo này. Ví dụ: LAD STL FBD 0,25 đ 0,5 đ Cộng (I) II. Phần tự chon, do trường biên soan Cộng (II) Tổng cộng (I+II) ………………., ngày ……. tháng ……. năm ………… Duyệt Hội đồng thi tốt nghiệp Tiểu ban ra đề thi 6 7 . phúc ĐÁP ÁN ĐỀ THI TỐT NGHIỆP CAO ĐẲNG NGHỀ KHOÁ 3 (2009 - 2012) NGHỀ: ĐIỆN TỬ CÔNG NGHIỆP MÔN THI: LÝ THUYẾT CHUYÊN MÔN NGHỀ Mã đề thi: DA ĐTCN - LT 13 Câu. soan Cộng (II) Tổng cộng (I+II) ………………., ngày ……. tháng ……. năm ………… Duyệt Hội đồng thi tốt nghiệp Tiểu ban ra đề thi 6 7