Điều khiển nghịch lưu ba pha bốn nhánh cho bộ điều áp liên tục

TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI LUẬN VĂN THẠC SĨ Điều khiển nghịch lưu ba pha bốn nhánh cho điều áp liên tục NGUYỄN HOÀNG DUY Ngành Kỹ thuật Điều khiển Tự động hoá Giảng viên hướng dẫn: TS Phạm Quang Đăng Viện: Điện HÀ NỘI, 2022 TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI LUẬN VĂN THẠC SĨ Điều khiển nghịch lưu ba pha bốn nhánh cho điều áp liên tục NGUYỄN HOÀNG DUY Ngành Kỹ thuật Điều khiển Tự động hoá Giảng viên hướng dẫn: TS Phạm Quang Đăng Chữ ký GVHD Viện: Điện HÀ NỘI, 2022 CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAM Độc lập – Tự – Hạnh phúc BẢN XÁC NHẬN CHỈNH SỬA LUẬN VĂN THẠC SĨ Họ tên tác giả luận văn : Nguyễn Hoàng Duy Đề tài luận văn: Điều khiển nghịch lưu ba pha bốn nhánh cho điều áp liên tục Chuyên ngành: Kỹ thuật điều khiển tự động hóa Mã số SV: 20202027M Tác giả, Người hướng dẫn khoa học Hội đồng chấm luận văn xác nhận tác giả sửa chữa, bổ sung luận văn theo biên họp Hội đồng ngày 4/5/2022 với nội dung sau: - Chỉnh sửa lỗi tả, lỗi đánh máy, cú pháp câu luận văn - Đã thêm trích dẫn tài liệu tham khảo luận văn - Đã thêm nhận xét kết mô chương Ngày Giáo viên hướng dẫn tháng năm 2022 Tác giả luận văn CHỦ TỊCH HỘI ĐỒNG LỜI CẢM ƠN Để hoàn thành chương trình Luận văn Thạc sĩ mình, em xin gửi lời cảm ơn chân thành tới Ban giám hiệu, Phòng đào tạo, Kỹ thuật Điều khiển Tự động hoá ICEA, Giảng viên trường Đại học Bách khoa Hà Nội nhiệt tình truyền đạt kiến thức quý báu cho em suốt trình học tập hoàn thành Luận văn Thạc sĩ Đặc biệt, em xin gửi lời cảm ơn chân thành đến TS Phạm Quang Đăng, người Thầy nhiệt tình, tận tụy hướng dẫn tơi hồn thành chương trình thạc sĩ trường Đại học Bách Khoa Hà Nội Cuối cùng, xin chân thành cảm ơn tất bạn bè, đồng nghiệp giúp đỡ, động viên, tạo điều kiện thuận lợi cho tơi hồn thành luận văn Mặc dù tơi có nhiều cố giắng hồn thiện luận văn tất nhiệt tình lực mình, nhiên khơng thể tránh khỏi thiếu sót, mong nhận đóng góp q báu q thầy bạn Xin chân thành cảm ơn! Hà Nội, ngày tháng Tác giả năm 2022 Nguyễn Hồng Duy MỤC LỤC DANH MỤC HÌNH VẼ iii DANH MỤC BẢNG BIỂU v CHƯƠNG I: TỔNG QUAN CÁC VẤN ĐỀ CỦA HỆ THỐNG ĐIỆN BA PHA 1.1 Hệ thống điện ba pha 1.1.1 Khái niệm hệ thống điện ba pha 1.1.2 Một số lỗi thường gặp hệ thống điện ba pha 1.2 Các giải pháp kỹ thuật chống biến động điện áp ngắn hạn 1.2.1 Giải pháp dùng lọc tích cực 1.2.2 Giải pháp sử dụng cấp nguồn liên tục (UPS) 1.2.3 Giải pháp sử dụng chống sụt áp (Sag Fighter) 1.2.4 Giải pháp sử dụng bù điện áp tích cực (AVC) 1.3 Lựa chọn giải pháp luận văn CHƯƠNG II: THUẬT TOÁN ĐIỀU CHẾ VECTOR KHÔNG GIAN 3-D SVM 2.1 Mơ hình nghịch lưu ba pha bốn nhánh 2.2 Thuật tốn điều chế vector khơng gian 2.2.1 Các trạng thái van bán dẫn 2.2.2 Vị trí vector khơng gian 12 2.2.3 Tổng hợp vector tham chiếu 13 2.2.4 Xác định thời gian điều chế 17 CHƯƠNG III: THUẬT TOÁN ĐIỀU KHIỂN 25 3.1 Mơ hình hóa nghịch lưu ba pha bốn nhánh 25 3.1.1 Mơ hình trung bình tín hiệu lớn 26 3.1.2 Mơ hình tín hiệu nhỏ 31 i 3.2 Cấu trúc điều khiển 33 3.3 Thiết kế điều khiển điện áp miền tần số 35 3.3.1 Tính tốn điều khiển kênh d-q 36 3.3.2 Tính tốn điều khiển kênh 38 CHƯƠNG IV: MÔ PHỎNG HỆ THỐNG TRÊN MATLAB 41 4.1 Giới thiệu phần mềm mô Matlab 41 4.2 Mô cấu trúc hệ thống 41 4.2.1 Cấu trúc điều khiển 42 4.2.2 Cấu trúc mạch lực 45 4.3 Kết mô 46 4.3.1 Trường hợp lõm điện áp 46 4.3.2 Trường hợp lồi điện áp 52 CHƯƠNG V: MƠ HÌNH THỰC NGHIỆM 54 5.1 Thiết kế phần cứng 54 5.1.1 Giới thiệu vi điều khiển Dspic33CH512MP508 54 5.1.2 Thiết kế mạch điều khiển mạch lực 55 5.2 Kết thực nghiệm 60 CHƯƠNG VI: KẾT LUẬN 62 TÀI LIỆU THAM KHẢO 63 PHỤ LỤC 64 ii DANH MỤC HÌNH VẼ Hình 1.1 Nguyên lý hoạt động lọc tích cực Hình 1.2 Nguyên lý hoạt động chống sụt điện áp Hình 1.3 Hoạt động AVC điện áp lưới định mức Hình 1.4 Hoạt động AVC điện áp lưới thấp định mức Hình 1.5 Hoạt động AVC điện áp lưới cao điện áp định mức Hình 2.1 Sơ đồ nghịch lưu ba pha bốn nhánh van Hình 2.2 Các trạng thái van 10 Hình 2.3 Sơ đồ không gian vector chuẩn 12 Hình 2.4 Sơ đồ xác định lăng trụ 14 Hình 2.5 Các lăng trụ không gian 14 Hình 2.6 Các tứ diện lăng trụ 15 Hình 2.7 Trình tự đối xứng 20 Hình 2.8 Trình tự khơng chuyển mạch cao 21 Hình 2.9 Chuỗi vector khơng xen kẽ 22 Hình 2.10 Dạng sóng số điều chế 23 Hình 2.11 Sơ đồ khối điều chế vector không gian ba pha bốn nhánh van 24 Hình 3.1 Dạng tín hiệu sau chuyển sang tọa độ d0q 26 Hình 3.2 Mơ hình khóa đóng cắt nghịch lưu ba pha bốn nhánh 27 Hình 3.3 Mơ hình trung bình tín hiệu lớn hệ tọa độ ABC 28 Hình 3.4 Mơ hình tín hiệu lớn hệ tọa độ dq0 31 Hình 3.5 Sơ đồ khối điều khiển hệ thống 31 Hinh 3.6 Mơ hình tín hiệu nhỏ hệ tọa độ dq0 32 Hình 3.7 Cấu trúc vịng điều khiển điện áp 33 Hình 3.8 Đặc tính U-I bù nghịch lưu pha nhánh 34 Hình 3.9 Cấu trúc điều khiển hệ tọa độ dq0 34 Hình 3.10 Đồ thị bode hàm truyền Gqd(s) 37 Hình 3.11 Đồ thị bode sau có điều khiển kênh d-q 38 Hình 3.12 Đồ thị bode hàm truyền Go(s) khơng có điều khiển 38 Hình 3.13 Hàm truyền đối tượng kênh sau có điều khiển 39 iii Hình 4.1 Cấu trúc bù điện áp 42 Hình 4.2 Cấu trúc điều khiển 42 Hình 4.3 Phân tích thành phần điện áp hệ tọa độ dq0 43 Hình 4.4 Cấu trúc điều khiển 44 Hình 4.5 Cấu trúc mạch lực 45 Hình 4.6 Điện áp lưới hệ tọa độ dq0 47 Hình 4.7 Điện áp tải sau bù hệ tọa độ dq0 47 Hình 4.8 Tín hiệu sau điều khiển .48 Hình 4.9 Điện áp DC Bus 48 Hình 4.10 Điện áp lưới điện áp sau bù trường hợp sụt áp pha 49 Hình 4.11 Điện áp lưới điện áp sau bù trường hợp sụt áp pha 49 Hình 4.12 Điện áp lưới điện áp sau bù trường hợp sụt áp pha 49 Hình 4.13 Điện áp tải sau bù hệ tọa độ dq0 50 Hình 4.14 Tín hiệu sau điều khiển 50 Hình 4.15 Điện áp lưới điện áp sau bù trường hợp sụt áp pha .51 Hình 4.16 Điện áp lưới điện áp sau bù trường hợp sụt áp pha .51 Hình 4.17 Điện áp lưới điện áp sau bù trường hợp sụt áp pha .51 Hình 4.18 Tín hiệu sau điều khiển 52 Hình 4.19 Điện áp lưới điện áp sau bù trường hợp áp pha .52 Hình 4.20 Tín hiệu sau điều khiển 53 Hình 4.21 Điện áp lưới điện áp sau bù trường hợp áp pha 53 Hình 5.1 Vi điều khiển Dspic33CH512MP508 54 Hình 5.2 Mạch điều khiển 55 Hình 5.3 Mạch Driver mạch IGBT 56 Hình 5.4 Sơ đồ mạch tạo xung vng 57 Hình 5.5 Sơ đồ mạch biến áp xung .57 Hình 5.6 Sơ đồ mạch Driver 58 Hình 5.7 Mạch chỉnh lưu cầu pha DC bus 59 Hình 5.8 Mạch lọc LC đầu 60 Hình 5.9 Điện áp pha tạo từ nghịch lưu pha nhánh 61 iv DANH MỤC BẢNG BIỂU Bảng 2.1 Bảng Sector chuẩn 11 Bảng 2.2 Điều kiện xác định tứ diện 16 Bảng Ma trận tính tốn tỷ số biểu diễn 18 Bảng Sơ đồ vector chuẩn 19 v Cuối thiết kế Driver điều khiển IGBT Ta sử dụng Driver IC EXB840, có khả điều khiển dòng lên tới 150A cho IGBT 600V 75A cho IGBT 1200V IC cho phép thời gian trễ đóng cắt lên đến 1us hơn, tần số đóng cắt cho phép 40kHz Với thiết kế bao gồm 15 chân, tích hợp cách ly quang với khả bảo vệ dòng Với đầu vào gồm chân nguồn -5V, 0V, 15V chân xung PWM, cho đầu kết nối với chân IGBT Hình 5.6 Sơ đồ mạch Driver 58 c) Mạch Chỉnh lưu diode DC Bus Hình 5.7 Mạch chỉnh lưu cầu pha DC bus Mạch thiết kế với đầu vào pha, sử dụng cảm biến dòng điện để xác định dòng đầu vào Để tránh việc tụ DC bị nạp nhanh dẫn đến nổ tụ, ta sử dụng thêm trở nạp tụ, mục đích để hạn chế tốc độ nạp tụ thời điểm đầu sử dụng thời gian ngắn ngắt Module cầu chỉnh lưu chịu điện áp 1200V, dòng 75A Tụ DC bus bao gồm tụ 3300uF 59 d) Mạch lọc đầu Hình 5.8 Mạch lọc LC đầu 5.2 Kết thực nghiệm Do hạn chế mặt thời gian nên luận văn dừng lại việc xây dựng phần mạch lực mạch điều khiển cho hệ thống mà chưa thử nghiệm chế độ bù điện áp hệ thống Việc thực nghiệm mơ hình dừng lại mục tiêu tạo điện áp ba pha nghịch lưu pha nhánh với tín hiệu giải lập vi điều khiển Thử nghiệm hệ thống với đầu vào chỉnh lưu lưới điện ba pha, điện áp DC bus đạt 530V, ta thu điện áp điều chế sau nghịch lưu sau: 60 Hình 5.9 Điện áp pha tạo từ nghịch lưu pha nhánh 61 CHƯƠNG VI: KẾT LUẬN Luận văn thiết kế bù điện áp sử dụng cấu trúc nghịch lưu pha nhánh ứng dụng hệ thống điện hay gặp cố ổn định điện áp Kết mô Matlab/Simulink cho thấy hệ thống đáp ứng yêu cầu đặt tốc độ phát cố thời gian khắc phục cố đường dây truyền tải hệ thống Việc xây dựng mơ hình thực nghiệm chưa hoàn thiện nên chưa thể lắp đặt hệ thống lên lưới để thử nghiệm TÀI LIỆU THAM KHẢO [1] Sakorn Po – Ngam, The Simplified Control of Three phase four leg shunt active Power Filter for Harmonics [2] Isam Abdulbaqi, Modeling and analysis of a four leg inverter using space vector pulse width modulation technique, Journal of Engineering and Sustainable Development, February 2019 [3] Eyyup Demirkutlu, Output voltage control of a four leg inverter based three phase ups by means of stationary frame resonant filter banks, A thesis submitted to the graduate shool of natural and applied sciences of middle east technical university, December 2006 [4] Gonzalo Carraasco, Control of a four leg converter for the operation of a DFIG feeding stank alone Unbalanced loads, July 2015 [5] E.J.Acordi, A study of Shunt Active power filters applied to Three phase four leg Wire systems, March 2012 [6] Mohammad Reza Miveh, Control techniques for three phase four leg voltage source inverter in autonomous microgrid, May 2015 [7] I A Rudnev and Yu S Ermolaev, Control method of Three phase four leg converter based on repetitive control, 2018 PHỤ LỤC Thuật tốn mơ Matlab function [XungRa,y2] = fcn(Valpha,Vbeta,Vgama,VA,VB,VC,Xung) % Ma tran tinh cac ty so TD11 = [1 1/2 -sqrt(3)/2 -1 sqrt(3) 0]; TD12 = [3/2 -sqrt(3)/2 -1/2 sqrt(3)/2 1/2 sqrt(3)/2 -1]; TD13 = [3/2 -sqrt(3)/2 0 sqrt(3) -1/2 -sqrt(3)/2 1]; TD14 = [3/2 -sqrt(3)/2 0 sqrt(3) -1 -1]; TD21 = [1 1/2 sqrt(3)/2 -1 -3/2 sqrt(3)/2 0]; TD22 = [3/2 sqrt(3)/2 -1/2 sqrt(3)/2 -1 -1]; TD23 = [3/2 sqrt(3)/2 -3/2 sqrt(3)/2 -1/2 -sqrt(3)/2 1]; TD24 = [3/2 sqrt(3)/2 -3/2 sqrt(3)/2 1/2 -sqrt(3)/2 -1]; TD31 = [-1/2 sqrt(3)/2 1/2 sqrt(3)/2 -1 -3/2 -sqrt(3)/2 0]; TD32 = [0 sqrt(3) -1/2 -sqrt(3)/2 -1 -1]; TD33 = [0 sqrt(3) -3/2 -sqrt(3)/2 1]; TD34 = [0 sqrt(3) -3/2 -sqrt(3)/2 -1/2 sqrt(3)/2 1]; TD41 = [-1/2 sqrt(3)/2 -1 -1 -sqrt(3) 0]; TD42 = [-3/2 sqrt(3)/2 -1/2 -sqrt(3)/2 1/2 -sqrt(3)/2 -1]; TD43 = [-3/2 sqrt(3)/2 0 -sqrt(3) 1]; TD44 = [-3/2 sqrt(3)/2 0 -sqrt(3) 1/2 sqrt(3)/2 -1]; TD51 = [-1/2 -sqrt(3)/2 -1 -1 3/2 -sqrt(3)/2 0]; TD52 = [-3/2 -sqrt(3)/2 1 1/2 -sqrt(3)/2 -1]; TD53 = [-3/2 -sqrt(3)/2 3/2 -sqrt(3)/2 -1/2 sqrt(3)/2 1]; TD54 = [-3/2 -sqrt(3)/2 3/2 -sqrt(3)/2 1/2 sqrt(3)/2 -1]; TD61 = [-1/2 -sqrt(3)/2 1/2 -sqrt(3)/2 -1 3/2 sqrt(3)/2 0]; TD62 = [0 -sqrt(3) 1 1/2 sqrt(3)/2 -1]; TD63 = [0 -sqrt(3) 3/2 sqrt(3)/2 -1/2 sqrt(3)/2 1]; TD64 = [0 -sqrt(3) 3/2 sqrt(3)/2 -1 -1]; % -Xac dinh vi tri vector tham chieu d1 = 0; d2 = 0; d3 = 0; t1 = 0; t2 = 0; t3 = 0; t4 = 0; t = 0; if ((Valpha >= && Vbeta >= 0) || (Valpha < && Vbeta < 0)) if (Vbeta > 0) if (abs(Valpha) >= 1/sqrt(3)*abs(Vbeta)) % -Lang Tru -if (VA >= && VB < && VC < 0) %Tu dien pnnn pnnp ppnp A11 = (1/600)*TD11*[Valpha;Vbeta;Vgama]; d1 = A11(1,1); d2 = A11(2,1); d3 = A11(3,1); t1 = d1 + d2 + d3 + (1-d1-d2-d3)/2; t2 = d3 + (1-d1-d2-d3)/2; t3 = (1-d1-d2-d3)/2; t4 = d2 + d3 + (1-d1-d2-d3)/2; t = 1; end if (VA >= && VB >= && VC < 0) %Tu dien pnnn ppnn ppnp A12 = (1/600)*TD12*[Valpha;Vbeta;Vgama]; d1 = A12(1,1); d2 = A12(2,1); d3 = A12(3,1); t1 = d1 + d2 + d3 + (1-d1-d2-d3)/2; t2 = d2 + d3 + (1-d1-d2-d3)/2; t3 = (1-d1-d2-d3)/2; t4 = d3 + (1-d1-d2-d3)/2; t = 1.1; end if (VA >= && VB >= && VC >= 0) %Tu dien pnnn ppnn pppn A13 = (1/600)*TD13*[Valpha;Vbeta;Vgama]; d1 = A13(1,1); d2 = A13(2,1); d3 = A13(3,1); t1 = d1 + d2 + d3 + (1-d1-d2-d3)/2; t2 = d2 + d3 + (1-d1-d2-d3)/2; t3 = d3 + (1-d1-d2-d3)/2; t4 = (1-d1-d2-d3)/2; t = 1.2; end if (VA < && VB < && VC < 0) %Tu dien pnnp ppnp nnnp A14 = (1/600)*TD14*[Valpha;Vbeta;Vgama]; d1 = A14(1,1); d2 = A14(2,1); d3 = A14(3,1); t1 = d1 + d2 + (1-d1-d2-d3)/2; t2 = d2 + (1-d1-d2-d3)/2; t3 = (1-d1-d2-d3)/2; t4 = d1 + d2 + d3 + (1-d1-d2-d3)/2; t = 1.3; end else % -Lang Tru -if (VA >= && VB >= && VC < 0) %Tu dien ppnn ppnp npnn A21 = (1/600)*TD21*[Valpha;Vbeta;Vgama]; d1 = A21(1,1); d2 = A21(2,1); d3 = A21(3,1); t1 = d1 + d2 + (1-d1-d2-d3)/2; t2 = d1 + d2 + d3 + (1-d1-d2-d3)/2; t3 = (1-d1-d2-d3)/2; t4 = d2 + (1-d1-d2-d3)/2; t = 2; end if (VA < && VB >= && VC < 0) %Tu dien ppnp npnn npnp A22 = (1/600)*TD22*[Valpha;Vbeta;Vgama]; d1 = A22(1,1); d2 = A22(2,1); d3 = A22(3,1); t1 = d1 + (1-d1-d2-d3)/2; t2 = d1 + d2 + d3 + (1-d1-d2-d3)/2; t3 = (1-d1-d2-d3)/2; t4 = d1 + d3 + (1-d1-d2-d3)/2; t = 2.1; end if (VA >= && VB >= && VC >= 0) %Tu dien ppnn npnn pppn A23 = (1/600)*TD23*[Valpha;Vbeta;Vgama]; d1 = A23(1,1); d2 = A23(2,1); d3 = A23(3,1); t1 = d1 + d3 + (1-d1-d2-d3)/2; t2 = d1 + d2 + d3 + (1-d1-d2-d3)/2; t3 = d3 + (1-d1-d2-d3)/2; t4 = (1-d1-d2-d3)/2; t = 2.2; end if (VA < && VB < && VC < 0) %Tu dien ppnp npnp nnnp A24 = (1/600)*TD24*[Valpha;Vbeta;Vgama]; d1 = A24(1,1); d2 = A24(2,1); d3 = A24(3,1); t1 = d1 + (1-d1-d2-d3)/2; t2 = d1 + d2 + (1-d1-d2-d3)/2; t3 = (1-d1-d2-d3)/2; t4 = d1 + d2 + d3 + (1-d1-d2-d3)/2; t = 2.3; end end else if (abs(Valpha) >= 1/sqrt(3)*abs(Vbeta)) % -Lang Tru -if (VA < && VB >= && VC >= 0) %Tu dien nppn nppp nnpn A41 = (1/600)*TD41*[Valpha;Vbeta;Vgama]; d1 = A41(1,1); d2 = A41(2,1); d3 = A41(3,1); t1 = (1-d1-d2-d3)/2; t2 = d1 + d2 + (1-d1-d2-d3)/2; t3 = d1 + d2 + d3 + (1-d1-d2-d3)/2; t4 = d2 + (1-d1-d2-d3)/2; t = 4; end if (VA < && VB < && VC >= 0) %Tu dien nppp nnpn nnpp A42 = (1/600)*TD42*[Valpha;Vbeta;Vgama]; d1 = A42(1,1); d2 = A42(2,1); d3 = A42(3,1); t1 = (1-d1-d2-d3)/2; t2 = d1 + (1-d1-d2-d3)/2; t3 = d1 + d2 + d3 + (1-d1-d2-d3)/2; t4 = d1 + d3 + (1-d1-d2-d3)/2; t = 4.1; end if (VA >= && VB >= && VC >= 0) %Tu dien nppn nnpn pppn A43 = (1/600)*TD43*[Valpha;Vbeta;Vgama]; d1 = A43(1,1); d2 = A43(2,1); d3 = A43(3,1); t1 = d3 + (1-d1-d2-d3)/2; t2 = d1 + d3 + (1-d1-d2-d3)/2; t3 = d1 + d2 + d3 + (1-d1-d2-d3)/2; t4 = (1-d1-d2-d3)/2; t = 4.2; end if (VA < && VB < && VC < 0) %Tu dien nppp nnpp nnnp A44 = (1/600)*TD44*[Valpha;Vbeta;Vgama]; d1 = A44(1,1); d2 = A44(2,1); d3 = A44(3,1); t1 = (1-d1-d2-d3)/2; t2 = d1 + (1-d1-d2-d3)/2; t3 = d1 + d2 + (1-d1-d2-d3)/2; t4 = d1 + d2 + d3 + (1-d1-d2-d3)/2; t = 4.3; end else % -Lang Tru -if (VA < && VB < && VC >= 0) %Tu dien nnpn nnpp pnpp A51 = (1/600)*TD51*[Valpha;Vbeta;Vgama]; d1 = A51(1,1); d2 = A51(2,1); d3 = A51(3,1); t1 = d3 + (1-d1-d2-d3)/2; t2 = (1-d1-d2-d3)/2; t3 = d1 + d2 + d3 + (1-d1-d2-d3)/2; t4 = d2 + d3 + (1-d1-d2-d3)/2; t = 5; end if (VA >= && VB < && VC >= 0) %Tu dien nnpn pnpn pnpp A52 = (1/600)*TD52*[Valpha;Vbeta;Vgama]; d1 = A52(1,1); d2 = A52(2,1); d3 = A52(3,1); t1 = d2 + d3 + (1-d1-d2-d3)/2; t2 = (1-d1-d2-d3)/2; t3 = d1 + d2 + d3 + (1-d1-d2-d3)/2; t4 = d3 + (1-d1-d2-d3)/2; t = 5.1; end if (VA >= && VB >= && VC >= 0) %Tu dien nnpn pnpn pppn A53 = (1/600)*TD53*[Valpha;Vbeta;Vgama]; d1 = A53(1,1); d2 = A53(2,1); d3 = A53(3,1); t1 = d2 + d3 + (1-d1-d2-d3)/2; t2 = d3 + (1-d1-d2-d3)/2; t3 = d1 + d2 + d3 + (1-d1-d2-d3)/2; t4 = (1-d1-d2-d3)/2; t = 5.2; end if (VA < && VB < && VC < 0) %Tu dien nnpp pnpp nnnp A54 = (1/600)*TD54*[Valpha;Vbeta;Vgama]; d1 = A54(1,1); d2 = A54(2,1); d3 = A54(3,1); t1 = d2 + (1-d1-d2-d3)/2; t2 = (1-d1-d2-d3)/2; t3 = d1 + d2 + (1-d1-d2-d3)/2; t4 = d1 + d2 + d3 + (1-d1-d2-d3)/2; t = 5.3; end end end else if (Vbeta > 0) if (abs(Valpha) >= 1/sqrt(3)*abs(Vbeta)) % -Lang Tru -if (VA < && VB >= && VC < 0) %Tu dien npnn npnp nppp A31 = (1/600)*TD31*[Valpha;Vbeta;Vgama]; d1 = A31(1,1); d2 = A31(2,1); d3 = A31(3,1); t1 = (1-d1-d2-d3)/2; t2 = d1 + d2 + d3 + (1-d1-d2-d3)/2; t3 = d3 + (1-d1-d2-d3)/2; t4 = d2 + d3 + (1-d1-d2-d3)/2; t = 3; end if (VA < && VB >= && VC >= 0) %Tu dien npnn nppn nppp A32 = (1/600)*TD32*[Valpha;Vbeta;Vgama]; d1 = A32(1,1); d2 = A32(2,1); d3 = A32(3,1); t1 = (1-d1-d2-d3)/2; t2 = d1 + d2 + d3 + (1-d1-d2-d3)/2; t3 = d2 + d3 + (1-d1-d2-d3)/2; t4 = d3 + (1-d1-d2-d3)/2; t = 3.1; end if (VA >= && VB >= && VC >= 0) %Tu dien npnn nppn pppn A33 = (1/600)*TD33*[Valpha;Vbeta;Vgama]; d1 = A33(1,1); d2 = A33(2,1); d3 = A33(3,1); t1 = d3 + (1-d1-d2-d3)/2; t2 = d1 + d2 + d3 + (1-d1-d2-d3)/2; t3 = d2 + d3 + (1-d1-d2-d3)/2; t4 = (1-d1-d2-d3)/2; t = 3.2; end if (VA < && VB < && VC < 0) %Tu dien npnp nppp nnnp A34 = (1/600)*TD34*[Valpha;Vbeta;Vgama]; d1 = A34(1,1); d2 = A34(2,1); d3 = A34(3,1); t1 = (1-d1-d2-d3)/2; t2 = d2 + d3 + (1-d1-d2-d3)/2; t3 = d2 + (1-d1-d2-d3)/2; t4 = d1 + d2 + d3 + (1-d1-d2-d3)/2; t = 3.3; end else % -Lang Tru -if (VA >= && VB >= && VC < 0) %Tu dien ppnn ppnp npnn A21 = (1/600)*TD21*[Valpha;Vbeta;Vgama]; d1 = A21(1,1); d2 = A21(2,1); d3 = A21(3,1); t1 = d1 + d2 + (1-d1-d2-d3)/2; t2 = d1 + d2 + d3 + (1-d1-d2-d3)/2; t3 = (1-d1-d2-d3)/2; t4 = d2 + (1-d1-d2-d3)/2; t = 2; end if (VA < && VB >= && VC < 0) %Tu dien ppnp npnn npnp A22 = (1/600)*TD22*[Valpha;Vbeta;Vgama]; d1 = A22(1,1); d2 = A22(2,1); d3 = A22(3,1); t1 = d1 + (1-d1-d2-d3)/2; t2 = d1 + d2 + d3 + (1-d1-d2-d3)/2; t3 = (1-d1-d2-d3)/2; t4 = d1 + d3 + (1-d1-d2-d3)/2; t = 2.1; end if (VA >= && VB >= && VC >= 0) %Tu dien ppnn npnn pppn A23 = (1/600)*TD23*[Valpha;Vbeta;Vgama]; d1 = A23(1,1); d2 = A23(2,1); d3 = A23(3,1); t1 = d1 + d3 + (1-d1-d2-d3)/2; t2 = d1 + d2 + d3 + (1-d1-d2-d3)/2; t3 = d3 + (1-d1-d2-d3)/2; t4 = (1-d1-d2-d3)/2; t = 2.2; end if (VA < && VB < && VC < 0) %Tu dien ppnp npnp nnnp A24 = (1/600)*TD24*[Valpha;Vbeta;Vgama]; d1 = A24(1,1); d2 = A24(2,1); d3 = A24(3,1); t1 = d1 + (1-d1-d2-d3)/2; t2 = d1 + d2 + (1-d1-d2-d3)/2; t3 = (1-d1-d2-d3)/2; t4 = d1 + d2 + d3 + (1-d1-d2-d3)/2; t = 2.3; end end else if (abs(Valpha) >= 1/sqrt(3)*abs(Vbeta)) % -Lang Tru -if (VA >= && VB < && VC >= 0) %Tu dien pnpn pnpp pnnn A61 = (1/600)*TD61*[Valpha;Vbeta;Vgama]; d1 = A61(1,1); d2 = A61(2,1); d3 = A61(3,1); t1 = d1 + d2 + d3 + (1-d1-d2-d3)/2; t2 = (1-d1-d2-d3)/2; t3 = d1 + d2 + (1-d1-d2-d3)/2; t4 = d2 + (1-d1-d2-d3)/2; t = 6; end if (VA >= && VB < && VC < 0) %Tu dien pnpp pnnn pnnp A62 = (1/600)*TD62*[Valpha;Vbeta;Vgama]; d1 = A62(1,1); d2 = A62(2,1); d3 = A62(3,1); t1 = d1 + d2 + d3 + (1-d1-d2-d3)/2; t2 = (1-d1-d2-d3)/2; t3 = d1 + (1-d1-d2-d3)/2; t4 = d1 + d3 + (1-d1-d2-d3)/2; t = 6.1; end if (VA >= && VB >= && VC >= 0) %Tu dien pnpn pnnn pppn A63 = (1/600)*TD63*[Valpha;Vbeta;Vgama]; d1 = A63(1,1); d2 = A63(2,1); d3 = A63(3,1); t1 = d1 + d2 + d3 + (1-d1-d2-d3)/2; t2 = d3 + (1-d1-d2-d3)/2; t3 = d1 + d3 + (1-d1-d2-d3)/2; t4 = (1-d1-d2-d3)/2; t = 6.2; end if (VA < && VB < && VC < 0) %Tu dien pnpp pnnp nnnp A64 = (1/600)*TD64*[Valpha;Vbeta;Vgama]; d1 = A64(1,1); d2 = A64(2,1); d3 = A64(3,1); t1 = d1 + d2 + (1-d1-d2-d3)/2; t2 = (1-d1-d2-d3)/2; t3 = d1 + (1-d1-d2-d3)/2; t4 = d1 + d2 + d3 + (1-d1-d2-d3)/2; t = 6.3; end else % -Lang Tru -if (VA < && VB < && VC >= 0) %Tu dien nnpn nnpp pnpp A51 = (1/600)*TD51*[Valpha;Vbeta;Vgama]; d1 = A51(1,1); d2 = A51(2,1); d3 = A51(3,1); t1 = d3 + (1-d1-d2-d3)/2; t2 = (1-d1-d2-d3)/2; t3 = d1 + d2 + d3 + (1-d1-d2-d3)/2; t4 = d2 + d3 + (1-d1-d2-d3)/2; t = 5; end if (VA >= && VB < && VC >= 0) %Tu dien nnpn pnpn pnpp A52 = (1/600)*TD52*[Valpha;Vbeta;Vgama]; d1 = A52(1,1); d2 = A52(2,1); d3 = A52(3,1); t1 = d2 + d3 + (1-d1-d2-d3)/2; t2 = (1-d1-d2-d3)/2; t3 = d1 + d2 + d3 + (1-d1-d2-d3)/2; t4 = d3 + (1-d1-d2-d3)/2; t = 5.1; end if (VA >= && VB >= && VC >= 0) %Tu dien nnpn pnpn pppn A53 = (1/600)*TD53*[Valpha;Vbeta;Vgama]; d1 = A53(1,1); d2 = A53(2,1); d3 = A53(3,1); t1 = d2 + d3 + (1-d1-d2-d3)/2; t2 = d3 + (1-d1-d2-d3)/2; t3 = d1 + d2 + d3 + (1-d1-d2-d3)/2; t4 = (1-d1-d2-d3)/2; t = 5.2; end if (VA < && VB < && VC < 0) %Tu dien nnpp pnpp nnnp A54 = (1/600)*TD54*[Valpha;Vbeta;Vgama]; d1 = A54(1,1); d2 = A54(2,1); d3 = A54(3,1); t1 = d2 + (1-d1-d2-d3)/2; t2 = (1-d1-d2-d3)/2; t3 = d1 + d2 + (1-d1-d2-d3)/2; t4 = d1 + d2 + d3 + (1-d1-d2-d3)/2; t = 5.3; end end end end % -So sanh tao xung thoi gian u = 0; v = 0; w = 0; f = 0; if (Xung < (t1)/2 || Xung >= 1-(t1)/2) u = 1; else u = 0; end if (Xung < (t2)/2 || Xung >= 1-(t2)/2) v = 1; else v = 0; end if (Xung < (t3)/2 || Xung >= 1-(t3)/2) w = 1; else w = 0; end if (Xung < (t4)/2 || Xung >= 1-(t4)/2) f = 1; else f = 0; end XungRa = [u;v;w;f]; y2 = t; ... điều khiển Yêu cầu cho điều khiển: Đảm bảo bù điện áp cho tải trường hợp xảy cố biến động điện áp ngắn hạn Với yêu cầu đề ra, điều khiển điện áp có mạch vòng điều khiển điện áp sử dụng điều khiển. .. tác giả luận văn : Nguyễn Hoàng Duy Đề tài luận văn: Điều khiển nghịch lưu ba pha bốn nhánh cho điều áp liên tục Chuyên ngành: Kỹ thuật điều khiển tự động hóa Mã số SV: 20202027M Tác giả, Người...TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI LUẬN VĂN THẠC SĨ Điều khiển nghịch lưu ba pha bốn nhánh cho điều áp liên tục NGUYỄN HOÀNG DUY Ngành Kỹ thuật Điều khiển Tự động hoá Giảng viên hướng dẫn: TS Phạm