Thiết kế vi mạch trên FPGA

Hiểu rõ về tổng quan FPGA và ngôn ngữ VHDL,Kit Spartan _3E. Một số ứng dụng kết nối của FPGA trên kit Spartan_3E: bộ kiểm tra chẵn lẽ; bộ đếm Kd=128; hiển thị trên 8 led đơn và đèn giao thông. Các phương pháp thiết kế tiền HDL Phương pháp thiết kế dùng HDL

HỆ THỐNG NHÚNG BÁO CÁO PROJECT Thiết kế vi mạch FPGA Lớp: 220HTN03 GV: TS Trần Hồng Vũ Nhóm 6: Nguyễn Hoàng Vũ Tào Viết Bảo Nguyễn Văn Thức Bùi Văn Khoa Nội dung đề tài: Chương Tổng quan phương pháp thiết kế vi mạch Chương Tổng quan ngôn ngữ VHDL Chương Tổng quan vi mạch FPGA Chương Thiết kế vi mạch FPGA Phân công nhiệm vụ: Người thực Nhiệm Vụ Nguyễn Hồng Vũ ( Nhóm Trưởng) Tìm Hiểu làm báo cáo chương thuyết trình báo cáo project nhóm Tào Viết Bảo Tìm hiểu làm báo cáo chương 3, tổng hợp slide làm slide báo cáo chung Bùi Văn Khoa Tìm hiểu làm báo cáo chương Nguyễn Văn Thức Tìm hiểu làm báo cáo chương Dự kiến kết đạt được: • Hiểu rõ tổng quan FPGA ngơn ngữ VHDL,Kit Spartan _3E • Một số ứng dụng kết nối FPGA kit Spartan_3E: kiểm tra chẵn lẽ; đếm Kd=128; hiển thị led đơn đèn giao thông CHƯƠNG 1: TỔNG QUAN VỀ CÁC PHƯƠNG PHÁP THIẾT KẾ VI MẠCH 1.1 Các phương pháp thiết kế tiền HDL 1.1.1 Phương pháp thiết kế dùng hàm logic: • Kĩ thuật thiết kế dựa hàm logic yêu cầu phải viết phương trình logic cho đầu vào liệu flip- flop cho nhóm cổng logic • Điều có nghĩa kĩ thuật thiết kế khơng khả thi với việc thiết kế mạch lớn với hàng trăm flip-flop kĩ thuật địi hỏi phải có số lượng lón hàng trăm phương trình logic tương ứng 1.1 Các phương pháp thiết kế tiền HDL 1.1.2 Phương pháp thiết kế dựa sơ đồ ngun lí: • • • Dựa sơ đồ ngun lí có trợ giúp máy tính cho phép thiết kế hệ thống lớn nhờ kết hợp cổng logic flip- flop với mạch khả biểu diễn thiết kế trực quan sinh động thiết kế sơ đồ nguyên lí dễ hiểu thành phần thiết kế kết nối chúng Ngày nay, với phát triển nhanh chóng thiết bị hệ thống điện tử, phương pháp thiết kế khơng cịn đáp ứng tốt tốn thời gian 1.1.3 Ưu điểm, nhược diểm phương pháp thiết kế truyền thống Các bước thiết kế phương pháp thiết kế truyền thống Ưu điểm: - Dễ sử dụng Nhược điểm: - Không phù hợp với hệ thống tích hợp cỡ lớn phức tạp - Công đoạn chuyển đổi thủ công từ mô tả thơng tin thiết kế phương trình logic 1.2 Phương pháp thiết kế dùng HDL a/ Chức ưu điểm HDL  Chức năng: HDL ngôn ngữ thuộc lớp ngôn ngữ máy  Ưu điểm:  Loại bỏ công đoạn chuyển đổi thủ công từ tính(computer language): mơ tả thơng tin thiết kế thành phương  Dùng miêu tả cấu trúc hoạt động vi trình logic mạch  Dùng mơ phỏng, kiểm tra hoạt động vi mạch  Biểu diễn hành vi theo thời gian cấu trúc không gian mạch  Bao gồm ký hiệu biểu diễn thời gian đồng thời (time and concurrence)  Dễ quản lí mạch lớn phức tạp  Độc lập với công nghệ  Cho phép tái sử dụng thiết kế có sẵn  Mạch tổng hợp từ đặc tả 1.2 Phương pháp thiết kế dùng HDL b/ Phương pháp thiết kế dùng HDL HDL sử dụng để thiết kế phần tử logic lập trình từ PLD đơn giản đến CPLD FPGA phức tạp Hiện có nhiều HDL sủ dụng phổ biến VHDL, Verilog Abel Báo cáo tập trung giới thiệu ngôn ngữ mô tả phần cứng VHDL ứng dụng FPGA 2.1 Giới thiệu VHDL • VHDL ngôn ngữ mô tả phần cứng cho mạch tích hợp tốc độ cao VHDL phát triển dùng cho chương trình VHSIC quốc phịng Mỹ • VHDL phát triển để giảiquyết khó khăn việc phát triển, thay đổi lập tài liệu cho hệ thống số • VHDL ngôn ngữ độc lập không gắn với phương pháp thiết kế, mô tả hay công nghệ phần cứng • Chức năng: mơ tả hoạt động hệ thống mạch điện tử nhằm thực hệ thống mạch linh kiện thực Click Next tới Define Module ta chỉnh thơng số theo hình sau đây: - Sau click next tới hình sau: 5.2 Thực thi – Lập trình – Quy trình nạp Soạn thảo code cho project - Đến ta tự viết code để điều khiển led project - Ở phần code mẫu ta việc thêm đoạn sau vào “begin” “end”: LEDs(0)