TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI VIỆN ĐIỆN BÁO CÁO TƯƠNG THÍCH ĐIỆN TỪ (EMC) Đề tài PCB layout and stackup Giảng viên hướng dẫn Nguyễn Việt Sơn Sinh viên thực hiện Nhóm 7 Lớp 133266 Hà Nội, tháng 6.aaaaaaaaaaaaaaaaaaaaaaaaaaaaa
TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI VIỆN ĐIỆN *** BÁO CÁO TƯƠNG THÍCH ĐIỆN TỪ (EMC) Đề tài: PCB layout and stackup Giảng viên hướng dẫn: Nguyễn Việt Sơn Sinh viên thực hiện: Nhóm Hà Nội, tháng năm 2022 DANH MỤC HÌNH ẢNH Lớp: 133266 Viện Điện Tương thích điện từ Hình 2: Cải thiện khoảng cách lớp bảng bốn lớp Cấu hình đáp ứng hai sáu mục tiêu Hình 3: Đảo vị trí xếp lớp mạch lớp Hình 4: Mạch lớp với hai mặt đất bên nguồn dây lớp tín hiệu Hình 5: Cấu hình PCB khơng khuyến khích sử dụng Hình 6: Mạch PCB lớp gặp phổ biến Hình 7: Bộ xếp chồng PCB sáu lớp lớp tín hiệu định tuyến trực giao tham chiếu mặt phẳng Hình 8: Mạch PCB lớp phổ biến với hiệu suất tốt Hình 9: Xếp chồng PCB tám lớp che chắn mặt đất lớp bên ngồi Hình 10: PCB lớp lớp đất đưa đến tâm Hình 11: PCB lớp với mặt phẳng chia nguồn Hình 12: Mạch PCB 10 lớp phổ biến Hình 13: Xếp chồng PCB 10 lớp với cặp lớp tín hiệu Hình 14: Xếp chồng PCB 10 lớp tín hiệu định tuyến trực giao tham chiếu đến mặt phẳng Hình 15: Bộ xếp chồng PCB 10 lớp đáp ứng tất sáu mục tiêu Hình 16: PCB 12 lớp có lớp định tuyến tín hiệu đáp ứng tất sáu Hình 17: PCB 12 lớp với lớp định tuyến lớp phân chia nguồn Hình 18: Hai cấu trúc mạch nhiều lớp DANH MỤC BẢNG BIỂU MỤC LỤC TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI Viện Điện Tương thích điện từ MỞ ĐẦU Trong hầu hết sản phẩm, linh kiện điện tử xếp bảng mạch in (PCB), thiết kế bố trí vị trí thành phần bảng mạch quan trọng chức hiệu tương thích điện từ (EMC) sản phẩm PCB đại diện khả thực vật lý cho mạch nguyên lý Sự khác biệt sản phẩm đạt khơng đạt u cầu EMC việc thiết kế bố trí bảng mạch Những thứ vị trí thành phần, vùng cấm, dây, số lớp, xếp chồng lớp (thứ tự lớp khoảng cách lớp) gián đoạn đường dẫn trở lại, tất quan trọng hiệu EMC bo mạch Viện Điện Tương thích điện từ CHƯƠNG I: PCB LAYOUT 1.1 Phân vùng PCB Sự xếp vị trí thành phần thiết kế PCB khía cạnh quan trọng, thường bị bỏ qua Nó có tác động đáng kể đến hiệu suất EMC bo mạch Các thành phần nên nhóm thành khối hợp lý dựa chức khối Một số khối là: (như Hình 1.1) - (1) logic tốc độ cao, xung nhịp trình điều khiển xung nhịp (2) nhớ (3) logic tốc độ trung bình thấp (4) video (5) âm mạch tương tự tần số thấp khác (6) trình điều khiển đầu vào / đầu (I / O) (7) Các đầu nối I / O lọc Hình 1: Ví dụ phân vùng PCB Một bảng mạch phân vùng hợp lý cần đáp ứng: - Vùng logic tốc độ cao nhớ không đặt gần khu vực I/O Viện Điện - Tương thích điện từ Thạch anh dao động tần số cao nên đặt gần mạch tích hợp (IC) sử dụng chúng cách xa khu vực I/O bo mạch Các trình điều khiển I/O nên đặt gần đầu nối Các mạch video mạch tương tự tần số thấp phải truy cập trực tiếp vào khu vực I/O mà không cần phải qua phần kỹ thuật số tần số cao bo mạch Việc phân vùng thích hợp giảm thiểu độ dài đường dây tín hiệu, cải thiện chất lượng tín hiệu, giảm ghép nối ký sinh đồng thời giảm phát xạ nhiễu PCB mơi trường lẫn tính nhạy cảm PCB nguồn nhiễu 1.2 Vùng cấm Đặc biệt cẩn thận dao động tinh thể, mạch tần số cao khác, cách xa khu vực I / O Các mạch tạo trường tần số cao (cả điện từ) dễ dàng ghép nối trực tiếp với cáp I / O, đầu nối mạch điện, xem Hình 1.2 Kinh nghiệm cho thấy kích thước bo mạch cho phép, việc giữ mạch cách khu vực I / O 0,5 in (13 mm) giảm thiểu tượng ghép ký sinh Hình 2: Điện dung ký sinh IC Đi dây tất dây tín hiệu quan trọng xa khỏi cạnh bảng mạch phép dòng điện trở lại lan truyền theo dây Một nguyên tắc tốt xác định vùng cấm Vùng cấm xác định vùng độ rộng gấp 20 lần khoảng cách lớp tín hiệu với mặt phẳng trở lại, xung quanh viền bảng Khơng có tín hiệu quan trọng dây vùng cấm Viện Điện Tương thích điện từ Hình 3: Vùng cấm PCB 1.3 Tín hiệu quan trọng Trong thiết kế PCB, nhiệm vụ quan trọng xác định tín hiệu quan trọng phát xạ nhiễu khả chống nhiễu Việc lựa chọn vị trí dây cho tín hiệu quan trọng ảnh hưởng lớn tới chất lượng tương thích điện từ PCB Kinh nghiệm cho thấy 90% cố PCB 10% mạch Do đó, 10% mạch nên xem xét nhiều cách bố trí bảng mạch Đối phát xạ nhiễu, vấn đề lớn mạch kỹ thuật số tần số cao (thời gian tăng nhanh) với hình dạng sóng lặp lại, ví dụ như clock, bus số tín hiệu điều khiển Các tín hiệu chứa nhiều sóng hài tần số cao, biên độ lớn Clock thường nguyên nhân lớn nhất, sau bus tín hiệu điều khiển lặp lại nhiều lần Bức xạ tín hiệu liên quan trực tiếp đến tần số cao dòng điện, tỷ lệ với: - Tần số F0 tín hiệu Tốc độ thời gian tăng / giảm tr Độ lớn dòng truyền qua I0 cổng chuyển mạch Từ đó, ta tính thơng số để phân loại tốc độ tín hiệu: Viện Điện Tương thích điện từ Tốc độ tín hiệu (F0I0) / tr Các tín hiệu tần số cao, lặp lặp lại với dòng điện lớn thời gian tăng / giảm nhanh chiếm phần lớn Do đó, tốc độ tín hiệu nên xem xét cho tất tín hiệu quan trọng 1.4 Hệ thống xung nhịp Đi dây cho hệ thống xung nhịp ngắn tốt cung cấp vị trí tối ưu cách cách ưu tiên dây trước Sắp xếp vị trí thạch anh, dao động hay cộng gần mạch sử dụng chúng Thêm mặt đất bên thạch anh, dao động, mạch tạo xung Kết nối mặt với mặt phẳng đất lỗ via Điều giúp xóa bỏ điện dung ký sinh ngăn việc dây dây tín hiệu khác bên tạo xung nhịp Nếu thạch anh hay dao động có vỏ kim loại, nối đất chúng thêm chắn điện từ trường bao phủ chúng cần thiết Các điện trở giảm chấn lõi Ferrit nên thêm vào tất đường dẫn đầu dao động có tần số 20Mhz trở lên Điều giúp kiểm soát phát xạ nhiễu Việc khuyến nghị đường dây ngắn, trừ việc thêm điện trở làm tăng độ dài đường dẫn vốn ngắn Một điện trở giá trị điển hình 33 Ω Các tạo dao động nên có lõi Ferrit mắc nối tiếp với nguồn để cách ly mạch khỏi nguồn cung cấp 1.5 Nối đất cho khung PCB Nguồn xạ nhiễu sản phẩm điện tử dòng điện cáp kết nối Cáp kết nối coi anten đơn cực Điện áp điều khiển anten điện áp cáp khung Do đó, tham chiếu cho xạ nhiễu từ cáp kết nối bên ngồi vỏ thiết bị khơng phải số mặt đất bên trái đất Các thiết bị điện tử PCB kết nối trực tiếp với đất (điều thường xảy thông qua nguồn điện), khung kim loại hoạt động mặt đất tốt Viện Điện Tương thích điện từ Vì việc giảm thiểu chênh lệch điện dây cáp kết nối khung cần thiết, nên việc kết nối đất khung trở nên quan trọng Đất PCB cần kết nối với khung điểm có vị trí gần cáp kết nối tốt Điều cần thiết để giảm thiểu chênh lệch điện áp Kết nối phải kết nối có trở kháng thấp tần số vô tuyến Bất kỳ trở kháng đất bảng mạch khung thiết bị tạo sụt áp kích thích dây cáp điện gây xạ nhiễu Kết nối mạch - đất - khung thường thực với giá đỡ kim loại có trở kháng đáng kể tần số cao Thiết kế kết nối quan trọng hiệu suất EMC sản phẩm Kết nối phải ngắn phải có nhiều kết nối song song kết nối để giảm trở kháng kết nối tần số vơ tuyến (rf) Hình 1.4 cho thấy ví dụ nhiều kết nối mạch - đất - khung nằm khu vực I / O PCB Điều lợi việc đặt tất I / O nằm khu vực bảng mạch Hình 4: Ví dụ nối đất khung thiết bị Nếu sử dụng đầu nối backshell kim loại, phải tạo kết nối điện trực tiếp 360o với vỏ Đầu nối trở thành phần kết nối trở kháng thấp mặt đất chuẩn PCB vỏ Điều thể Hình 1.5 Viện Điện Tương thích điện từ Hình 5: Đầu nối I/O tiếp xúc trực tiếp 360o với vỏ 1.6 Đường dẫn trở lại Một cách để xác định bố cục PCB có tối ưu hay khơng kiểm tra cách thức vị trí đường dẫn trở lại (Return path) Mạch nguyên lý biểu diễn đường dẫn tín hiệu đường dẫn trở lại khơng thể hiện, người thiết kế PCB thường quan tâm đường dẫn tín hiệu mà khơng quan tâm tới việc xếp đường đường dẫn trả Để giải mối quan tâm trên, ta phải nhớ cách dòng điện trở lại tần số cao chạy Đường dẫn trở lại trở kháng thấp nằm mặt phẳng bên đường dẫn tín hiệu (bất kể nguồn điện hay mặt đất), đường cung cấp đường dẫn điện cảm thấp Điều tạo diện tích vịng lặp nhỏ Do '' hiệu ứng bề mặt '', dịng điện tần số cao khơng thể xun qua mặt phẳng, đó, tất dịng điện tần số cao mặt phẳng nguồn mặt đất dòng điện bề mặt Hiệu ứng xảy tần số 30 MHz 1-oz lớp đồng PCB Do đó, mặt phẳng thực hai vật dẫn Có thể có dòng điện bề mặt mặt phẳng có dịng điện khác hồn tồn khơng có dịng điện bề mặt mặt phẳng Các vấn đề xảy có gián đoạn đường dẫn dòng điện trở lại Sự gián đoạn làm cho dòng điện trở lại chạy theo vòng lớn, làm tăng xạ từ bo Viện Điện Tương thích điện từ mạch, tăng nhiễu xuyên âm đường dây lân cận gây biến dạng sóng tín hiệu Ngồi ra, gián đoạn mặt phẳng trở lại PCB thay đổi trở kháng đặc trưng đường dẫn tạo tín hiệu phản xạ Ba trường hợp gián đoạn đường dẫn trả phổ biến mà người thiết kế PCB cần phải giải sau: - Khe rãnh mặt phẳng nguồn đất Thay đổi lớp đường dẫn tín hiệu, khiến dịng trở lại thay đổi mặt phẳng tham chiếu Mặt phẳng đất xung quanh cổng kết nối nằm IC 1.6.1 Khe mặt phẳng đất nguồn Khi đường dẫn qua khe mặt phẳng đất mặt phẳng nguồn, dòng điện trở lại phải vòng bên để xung quanh khe (Hình 1.6A), điều làm cho dịng điện chảy vòng lặp lớn nhiều so với việc chảy mặt phẳng liền Khe dài, diện tích vịng lặp lớn làm tăng xạ điện cảm đất Cả hai tác hại không mong muốn thiết kế PCB) Điều quan trọng khơng nên có khe mặt phẳng đất Nếu tuân theo quy tắc đơn giản này, tránh nhiều vấn đề EMC Nếu phải có khe, phải đảm bảo khơng có đường dẫn qua khe lớp liền kề để tránh gián đoạn đường truyền trở lại rãnh tạo Các khe rãnh mặt phẳng mặt đất làm tăng xạ PCB vượt 20 dB Hình 1.6B cho thấy mạch có nhiều lỗ thơng mà lỗ chồng lên tạo rãnh làm chuyển hướng dịng điện tương tự hình 1.4 Hình 6: Gián đoạn đường dẫn trả rãnh PCB 10 Viện Điện Tương thích điện từ Hình 5: Cấu hình PCB khơng khuyến khích sử dụng Phương pháp xếp chồng lớp Hình 2.6 Cung cấp hai lớp tín hiệu tần số cao ẩn bên hai lớp bề mặt dùng để dây cho tín hiệu tần số thấp Đây cách xếp chồng mạch sáu lớp phổ biến hiệu việc kiểm sốt xạ nhiễu Cấu hình đáp ứng mục tiêu 1, 4, không đáp ứng mục tiêu 3, Hạn chế nó, tách biệt mặt phẳng nguồn mặt phẳng đất Gần không phổ biến, cách xếp chồng hoạt động tốt cho mạch sáu lớp, thể Hình 2.7 Cách định cách dây lớp nhiều trường hợp cung cấp hiệu suất EMC tốt so với xếp chồng Hình 2.6 25 Viện Điện Tương thích điện từ Hình 6: Mạch PCB lớp gặp phổ biến Hình 7: Bộ xếp chồng PCB sáu lớp lớp tín hiệu định tuyến trực giao tham chiếu mặt phẳng 2.2.4 Mạch lớp Một mạch tám lớp sử dụng để thêm hai lớp định tuyến khác để cải thiện hiệu suất EMC cách thêm hai mặt phẳng Mặc dù có ví dụ hai trường hợp, hầu hết mạch tám lớp sử dụng để cải thiện hiệu suất EMC thay thêm lớp định tuyến bổ sung 26 Viện Điện Tương thích điện từ Một mạch tám lớp với sáu lớp định tuyến chắn khơng khuyến khích sử dụng, bạn định xếp lớp Nếu bạn cần sáu lớp định tuyến, bạn nên sử dụng bảng mười lớp Do đó, bảng tám lớp coi bảng sáu lớp với hiệu suất EMC tối ưu hóa Mặc dù có nhiều cách xếp, thảo luận số phương pháp mang lại hiệu suất EMC tốt Với cách xếp Hình 2.8, cấu trúc phổ biến đáp ứng năm số sáu mục tiêu đầu số sáu mục tiêu Tất lớp tín hiệu tiếp giáp với mặt phẳng tất lớp ghép nối chặt chẽ với Các tín hiệu tốc độ cao bị ẩn mặt phẳng; đó, mặt phẳng cung cấp che chắn để giảm xạ nhiễu từ tín hiệu Ngồi ra, bo mạch sử dụng nhiều mặt đất, giúp giảm trở kháng mặt đất Hình 8: Mạch PCB lớp phổ biến với hiệu suất tốt Để có hiệu suất EMC tốt tính tồn vẹn tín hiệu, tín hiệu tần số cao quan trọng thay đổi lớp (ví dụ: từ lớp đến lớp trường hợp Hình 2.8), đường nối đất với mặt đất phải thêm vào hai mặt phẳng mặt đất gần tín hiệu qua Điều cung cấp đường liền kề với tín hiệu thơng qua cho dịng điện trở lại Nếu thiết kế yêu cầu hai điện áp chiều (ví dụ: V 3,3 V), phương pháp xếp chồng Hình 2.8 mạng lại hiệu cao Mỗi mặt phẳng nguồn đặt giá trị hiệu điện khác Tránh trường hợp mặt phẳng nguồn bị đứt đoạn, phân tách thành nhiều nguồn 27 Viện Điện Tương thích điện từ Hình 9: Xếp chồng PCB tám lớp che chắn mặt đất lớp bên Một phương pháp xếp chồng khác mạch tám lớp sửa đổi Hình 2.9 cách di chuyển mặt phẳng đến tâm Hình 2.10 Điều có ưu điểm có cặp mặt phẳng đất liên kết chặt chẽ với khơng có khả che chắn đường dẫn tín hiệu Hình 10: PCB lớp lớp đất đưa đến tâm Hình 2.11 cho thấy cách xếp lớp sử dụng yêu cầu mặt phẳng chia nguồn Nó có hai mặt phẳng phân chia nguồn bốn lớp định tuyến Cách xếp này đáp ứng mục tiêu 1, 2, 5, không đáp ứng 28 Viện Điện Tương thích điện từ Hình 11: PCB lớp với mặt phẳng chia nguồn 2.2.5 Mạch 10 lớp Bảng mười lớp thường có sáu lớp tín hiệu bốn mặt phẳng Khơng nên sử dụng nhiều sáu lớp tín hiệu bảng 10 lớp Mạch có từ 10 lớp trở lên yêu cầu chất điện môi mỏng (thường 0,006-inch trở xuống) chúng tự động có liên kết chặt chẽ tất lớp liền kề đáp ứng mục tiêu Khi xếp chồng định tuyến cách, chúng đáp ứng năm chí sáu mục tiêu có hiệu suất EMC tốt tính tồn vẹn tín hiệu cao Cách xếp chồng phổ biến gần lý tưởng cho mạch 10 lớp thể Hình 2.12 Lý mà cách xếp có hiệu suất tốt kết hợp chặt chẽ mặt phẳng tín hiệu trả về, che chắn lớp tín hiệu tốc độ cao, tồn nhiều mặt phẳng mặt đất, cặp mặt phẳng nguồn - mặt đất kết hợp chặt chẽ trung tâm mạch Tín hiệu tốc độ cao thường định tuyến lớp tín hiệu ẩn mặt phẳng (lớp 3–4 7–8 trường hợp này) 29 Viện Điện Tương thích điện từ Hình 12: Mạch PCB 10 lớp phổ biến Bằng cách ghép nối tín hiệu theo cách này, mặt phẳng lớp lớp cung cấp che chắn cho đường dẫn tín hiệu tần số cao lớp bên Ngồi ra, tín hiệu lớp cách ly (che chắn) khỏi tín hiệu lớp cặp mặt phẳng nguồn đất trung tâm Cách xếp đáp ứng năm mục tiêu số sáu mục tiêu đề Hình 2.13 cách xếp chồng khác cho mạch 10 lớp Cách loại bỏ cặp mặt phẳng nguồn - đất gần trung tâm Đổi lại, cung cấp ba cặp lớp định tuyến tín hiệu che chắn mặt đất lớp bên mạch, cách ly với nguồn điện bên mặt phẳng đất Bố cục xếp phù hợp cho trường hợp có tín hiệu tốc độ thấp, mạch chủ yếu đường tín hiệu có tốc độ cao Hình 13: Xếp chồng PCB 10 lớp với cặp lớp tín hiệu Một điều cần cân nhắc với việc lựa chọn cách xếp chồng liên quan đến việc mặt phẳng bên dễ bị cắt chân gắn linh kiện vias PCB có mật độ 30 Viện Điện Tương thích điện từ cao Vấn đề phải giải lớp bên ngồi bố trí cẩn thận Cách đáp ứng mục tiêu 1, 2, 5, không đáp ứng Hình 2.14 cho thấy khả xếp chồng khác cho bảng 10 lớp Sự xếp chồng cho phép định tuyến tín hiệu trực giao liền kề với mặt phẳng, trình phải loại bỏ mặt phẳng nguồn / mặt đất gần Hình 14: Xếp chồng PCB 10 lớp tín hiệu định tuyến trực giao tham chiếu đến mặt phẳng Hình 2.15 cho thấy PCB 10 lớp đáp ứng tất sáu mục tiêu nêu ban đầu Tuy nhiên, hạn chế có bốn lớp định tuyến tín hiệu Phương pháp xếp chồng cung cấp kết tốt, từ góc độ EMC tồn vẹn tín hiệu Hình 15: Bộ xếp chồng PCB 10 lớp đáp ứng tất sáu mục tiêu 31 Viện Điện Tương thích điện từ 2.2.6 Mạch 12 lớp lớn Mạch PCB 12 lớp đáp ứng mục tiêu ban đầu Về bản, mạch 12 lớp (hình dưới) mạch 10 lớp cộng thêm lớp mặt phẳng để đáp ứng mục tiêu số Hình 16: PCB 12 lớp có lớp định tuyến tín hiệu đáp ứng tất sáu Nếu thiết kế sử dụng nhiều điện áp DC yêu cầu hai mặt phẳng phân chia nguồn, nên xem xét phương pháp xếp chồng Hình 2.17 Trong cách xếp này, mặt phẳng phân chia nguồn cách ly với lớp tín hiệu mặt phẳng đất Do đó, khơng có lớp tín hiệu tiếp giáp với mặt phẳng phân chia nguồn mối lo ngại tín hiệu qua mặt phẳng phân chia bị loại bỏ Cách xếp chồng Hình 2.17 có sáu lớp định tuyến đáp ứng năm sáu mục tiêu ban đầu (trừ mục tiêu số 6) 32 Viện Điện Tương thích điện từ Hình 17: PCB 12 lớp với lớp định tuyến lớp phân chia nguồn Cấu trúc PCB đa lớp Trong thiết kế PCB, nhiều lần phải đối mặt với lựa chọn che chắn lớp critical signal cách ẩn chúng mặt phẳng (mục tiêu số 4) định tuyến critical signal hai lớp tiếp giáp với mặt phẳng (mục tiêu số 6) Tuy nhiên, để mạch PCB hoạt đọng tần số cao thỏa mãn EMC việc định tuyến critical signal lớp tiếp giáp với mặt phẳng nên ưu tiên việc che chắn lớp critical signal cách ẩn chúng mặt phẳng Định tuyến tín hiệu lớp liền kề với mặt phẳng làm giảm đáng kể điện cảm đường dẫn dòng trở lại Vì cách xếp chồng nên có số lớp bội số hai cấu trúc bao gồm hai lớp tín hiệu liền kề với mặt phẳng (tín hiệu-mặt phẳng-tín hiệu) thể Hình 2.18A cặp mặt phẳng nguồn mặt đất liền kề hiển thị Hình 2.18B Hai cấu trúc sau kết hợp theo nhiều cách để tạo thành PCB có sáu lớp trở lên Hình 18: Hai cấu trúc mạch nhiều lớp 33 Viện Điện Tương thích điện từ Quy tắc chung cho việc thiết kế PCB Một mạch PCB nhiều lớp tốt làm giảm xạ, cải thiện chất lượng tín hiệu giảm việc tách nguồn Khơng có kiểu xếp chồng tốt nhất, có lựa chọn kiểu cho phù hợp với mục tiêu Bảng tóm tắt tùy chọn lớp xếp chồng PCB phổ biến Từ bảng này, người ta thấy lý nên sử dụng nhiều lớp Bảng 1: Tóm tắt tùy chọn lớp xếp chồng PCB Ngoài số lượng lớp, loại lớp (mặt phẳng tín hiệu) thứ tự lớp, yếu tố sau quan trọng việc xác định hiệu suất EMC mạch: - Khoảng cách lớp Việc gán cặp lớp tín hiệu để định tuyến tín hiệu trực giao Việc gán tín hiệu (đồng hồ, bus, tốc độ cao, tần số thấp, v.v.) cho cặp lớp định tuyến tín hiệu Sau bước chung cần thiết để thiết kế xếp lớp cho PCB: - Xác định số lượng lớp định tuyến tín hiệu cần thiết Xác định cách xử lý nhiều điện áp chiều 34 Viện Điện - - Tương thích điện từ Xác định số lượng mặt phẳng nguồn cần thiết cho điện áp hệ thống khác Xác định xem nhiều điện áp có nằm lớp mặt phẳng nguồn hay khơng, u cầu mặt phẳng phân chia hạn chế định tuyến lớp liền kề Gán cặp lớp tín hiệu cho mặt phẳng tham chiếu Hình 2.18A Ghép nối mặt phẳng nguồn mặt đất Hình 2.18B Xác định thứ tự lớp Xác định khoảng cách lớp Xác định hạn chế việc định tuyến tồn 35 Viện Điện Tương thích điện từ KẾT LUẬN Với đề tài này, nhóm em trình bày nội dung bố cục cách xếp chồng loại mạch in khác Tuy nhiên chắn chưa có hoạn thiện tốt nhiều lí nên nhóm em mong thầy bỏ qua lỗi nhỏ Nhóm xin cảm ơn thầy Nguyễn Việt Sơn có hướng dẫn để chúng em hồn thành tốt đề tài Nhóm xin chân thành cảm ơn! 36 Viện Điện Tương thích điện từ TÀI LIỆU THAM KHẢO Clayton R Paul, “Introduction to Electromagnetic Compatibility” Henry W Ott, “Electromagnetic Compatibility Engineering” 37 ... bo mạch Các thành phần nên nhóm thành khối hợp lý dựa chức khối Một số khối là: (như Hình 1.1) - (1) logic tốc độ cao, xung nhịp trình điều khiển xung nhịp (2) nhớ (3) logic tốc độ trung bình thấp... phẳng bên mặt phẳng mặt đất nguồn điện dây dạng đường dẫn lớp tín hiệu Hai ưu điểm bổ sung cấu hình (1) hai mặt đất tạo trở kháng mặt đất thấp nhiều xạ (2) hai mặt phẳng tiếp đất ghép lại với xung