Nghiên cứu sử dụng vi điều khiển lpc 2148 điều khiển hoạt động của bảng led điện tử

BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI - LUẬN VĂN THẠC SĨ KHOA HỌC NGHIÊN CỨU SỬ DỤNG VI ĐIỀU KHIỂN LPC 2148 ĐIỀU KHIỂN HOẠT ĐỘNG CỦA BẢNG LED ĐIỆN TỬ NGÀNH : KỸ THUẬT ĐIỆN TỬ HOÀNG ANH DŨNG NGƯỜI HƯỚNG DẪN: NGUYỄN NAM QUÂN HÀ NỘI - 2007 LỜI CAM ĐOAN Tơi tên Hồng Anh Dũng, học viên cao học Kĩ thuật Điện tử khóa 20052007, hồn thành luận văn cao học với đề tài : “Nghiên cứu sử dụng vi điều khiển LPC 2148 điều khiển hoạt động bảng LED điện tử” xin cam đoan toàn nội dung luận văn công sức tự nghiên cứu, học hỏi thân Tuyệt đối khơng chép từ cơng trình đề tài Những sách, tài liệu tham khảo ghi rõ phần TàI LIệU THAM KHảO Hà Nội ngày 19 tháng 11 năm 2007 Học viên Hoàng Anh Dũng Mục lục LờI CAM ĐOAN .1 Mục lục Danh mục ký hiệu chữ viết tắt Danh mục bảng Danh mục hình vẽ đồ thị .8 Mở đầu 11 Chương - Điốt phát quang 12 1.1 Những Đặc Trưng Của Điện Tử 12 1.2 Các Miền Năng Lượng .12 1.3 Tính Dẫn Vùng Trống Năng Lượng 14 1.4 Cấu trúc Sunfua Kẽm dung dịch rắn 15 1.5 Điện tử Lỗ trống 18 1.6 Sự Pha Tạp Bán Dẫn 20 1.7 Điốt Phát Quang 21 1.8 ứng Dụng Và Tính Năng Của LED .22 Chương - Các loại Led dùng để xây dựng bảng led quảng cáo giải pháp thiết kế 26 2.1 Các loại Led dùng để xây dựng bảng led quảng cáo 26 2.1.1 Led indoor 26 2.1.2 Led outdoor 29 2.2 Các giải pháp thiết kế điều khiển bảng Led 30 2.2.1 Dùng IC lập trình 31 2.2.2 Dùng IC số có nhớ đơn 32 2.2.3 Thanh ghi dịch .33 2.2.4 Mạch tổ hợp 74HC595 34 2.2.5 Các ghi dịch có đầu vào song song - đầu nối tiếp 37 2.2.6 Thanh ghi dịch nạp 8-bit song song (74HC165) 38 Chương 3: Giới thiệu vi điều khiển LPC 2148 41 3.1 Giới thiệu chung vi điều khiển LPC 41 3.1.1 Giới thiệu chung .41 3.1.2 Tính 41 3.1.3 Các ứng dụng 42 3.1.4 Thông tin thiết bị 43 3.1.5 Tổng quan kiến trúc .43 3.1.6 Bộ nhớ Flash chip 44 3.1.7 RAM tĩnh chip 44 3.1.8 Sơ đồ khối 45 3.2.Các tính 47 3.2.1 Bản đồ nhớ 47 3.2.2 Khối điều khiển hệ thống 47 3.2.3 Bộ điều khiển ngắt VECTORED INTERRUPT CONTROLLER (VIC) 50 3.2.4 Cấu hình chân 52 3.2.5 Khối kết nối chân 52 3.2.6 GPIO 58 3.2.7 UART0 63 3.2.9 Giao diện SPI 73 3.2.10 Timer0 timer1 78 Chương - Điều khiển hiển thị ảnh bảng Led điện tử nhà ba màu sử dụng vi điều khiển LPC2148 89 4.1 Yêu cầu nhiệm vụ cần thực 89 4.2 Cấu tạo nguyên lý hoạt động bảng LED 90 4.2.1 Ma trận Led hiển thị 90 4.2.2.1 Sơ đồ khối 91 4.2.2.2 Thành phần 91 4.3 Sơ đồ mạch nguyên lý 93 4.4 Phương án thực hiện, lưu đồ thuật tốn tổng qt chương trình qt led đọc liệu nhớ 96 4.4.1 Thông tin liệu lưu flash 96 4.4.2 Phương án thực 97 4.4.3 Lưu đồ thuật toán .99 4.5 Truyền hiển thị 100 4.5.1 Giản đồ xung: 100 4.5.2 Code truyền hiển thị .100 4.5.2.1 Các hàm sử dụng: 100 4.5.2.2 Thứ tự sử dụng hàm .101 4.5.3 Tăng tốc GPIO -> FGPIO .102 4.6 Xử lý từ nhớ Flash/MMC 102 4.6.1 Đọc thông tin ảnh 102 4.6.2 Copy liệu ảnh 103 4.7 Hiệu ứng .103 4.7.1 Hàm copy BitBlt( ) 104 4.7.2 Sơ đồ khối tạo hiệu ứng từ BilBlt( ) 105 4.8 Giới thiệu Keil hệ điều hành RTX .107 4.8.1 Giới thiệu chung: 107 4.8.2 Báo hiệu cờ trạng thái (event_flag) 114 4.8.3 Các hàm khác : .115 4.8.4 Báo hiệu Mail box : .115 4.8.5 Báo hiệu Semaphore : 116 4.9 ứng dụng hệ điều hành RTX để viết chương trình quét led LPC2148 117 Chương - Kết bàn luận 120 tài liệu tham khảo 121 Phụ lục 122 Danh mục ký hiệu chữ viết tắt • • • • • • • • • • • • • • • • • LED : Light Emitting Diodes - Điốt phát quang ADC: Bộ chuyển đổi tương tự sang số CPU : Đơn vị xử lí trung tâm DAC :Bộ chuyển đổi số sang tương tự FIFO :Vào trước, trước GPIO :Vào mục đích chung IC : Mạch tổ hợp – Intergrated Circuit PLL : Vịng khóa pha PWM: Bộ điều chế độ rộng xung RAM : Bộ nhớ truy cập ngẫu nhiên SRAM: Bộ nhớ truy cập ngẫu nhiên tĩnh SPI: Serial Peripheral Interface Shift register: Thanh ghi dịch Task: Nhiệm vụ UART : Bộ nhận/ phát không đồng VIC :Bộ điều khiển ngắt VPB : Bus ngoại vi VLSI Danh mục bảng Bảng 2.1 Bảng trạng thái mô tả hoạt động 38 Bảng 3.1 Thông tin thiết bị LPC2148 .43 Bảng 3.2 Trình bày chân liên kết với tính khối điều khiển hệ thống 48 Bảng 3.3 Mô tả ghi 49 Bảng 3.4 Mô tả ghi khối kết nối chân 53 Bảng 3.5 Thanh ghi lựa chọn chức chân cho LPC2142/2148 53 Bảng 3.6 Thanh ghi lựa chọn chức chân cho LPC2142/2148 55 Bảng 3.7 Thanh ghi lựa chọn chức chân cho LPC2142/2148 57 Bảng 3.8 Các bit ghi lựa chọn chức chân 57 Bảng 3.9 Mô tả chân GPIO 58 Bảng 3.10 Bản đồ ghi GPIO 59 Bảng 3.11 Thanh ghi giá trị chân GPIO 61 Bảng 3.12 Thanh ghi thiết lập đầu GPIO 62 Bảng 3.13 Thanh ghi xóa đầu GPIO 62 Bảng 3.14 Thanh ghi hướng GPIO 62 Bảng 3.15 Mô tả chân UART0 .63 Bảng 3.16 Bản đồ ghi UART0 .64 Bảng 3.17 Một số ghi cần thiết .65 Bảng 3.18 Thanh ghi điều khiển FIFO : (U0FCR) 65 Bảng 3.19 Thanh ghi điều khiển đường truyền thông nối tiếp (U0LCR) 66 Bảng 3.20 Thanh ghi điều khiển trạng thái cho đường truyền thông nối tiếp (U0LSR) 67 Bảng 3.21 Mô tả chân UART1 .69 Bảng 3.22 Mô tả ghi điều khiển UART1 71 Bảng 3.23 Mối quan hệ xung liệu đến clock SPI 75 Bảng 3.24 Mô tả chân SPI 76 Bảng 3.25 Mô tả ghi SPI 76 Bảng 3.26 Mô tả chân Timer 79 Bảng 3.27 Mô tả ghi timer 81 Bảng 4.1 Bảng giá trị màu 97 Danh mục hình vẽ đồ thị Hình 1.1 Năng lượng orbital 12 Hình 1.2 Những miền lượng hai chất 13 Hình 1.3 Tồn phạm vi tính đẫn điện chất rắn 14 Hình 1.4 So sánh miền lượng miền cấm chất cách điện 15 Hình 1.5 Những khuynh hướng tham số tế bào đơn vị lập phương 16 Hình 1.6 Vẽ tế bào đơn vị, nguyên tử liên kết với nguyên tử khác 17 Hình 1.7 Một phần bảng tuần hồn nhấn mạnh sư hình thành chất rắn AZ đẳng điện với nhóm 14 chất rắn .17 Hình 1.8 Mạng tinh thể chất bán dẫn khơng bị kích thích nhiệt ánh sáng 18 Hình 1.9 Điện áp đặt vào tinh thể chất bán dẫn 19 Hình 1.10 Chuyển động lỗ trống mô tả sinh viên 20 Hình 1.11 ảnh phóng đại hạt muối 21 Hình 1.12 Bộ đồ cách ly 21 Hình 1.13 Bảng thơng báo hai màu lập trình 24 Hình 1.14 Bảng báo hiệu giao thông 24 Hình 1.15 Bảng báo hiệu cửa vào 25 Hình 1.16 Bảng thơng tin nơi đỗ xe 25 Hình 2.1 Các mẫu ma trận Led dùng quảng cáo 26 Hình 2.2 Cấu tạo ma trận Led indoor 27 Hình 2.3 Mẫu ma trận Led indoor 8x8 .27 Hình 2.4 Sơ đồ nối chân kiểu 24 chân 32 chân 28 Hình 2.5 Dùng dịng điện để điều khiển ma trận Led indoor 29 Hình 2.6 Các loại Led outdoor chân chân 30 Hình 2.7 Dùng chíp vi điều khiển để điều khiển ma trận Led indoor .31 Hình 2.8 Dùng cơng nghệ FPGA để điều khiển ma trận Led indoor 32 Hình 2.9 Dùng chíp vi điều khiển IC ghi dịch 74HC595 để điều khiển ma trận Led indoor 32 Hình 2.10 Các kiểu di chuyển liệu ghi dịch 34 Hình 2.11 Một trigơ phần tử lưu trữ thông tin 34 Hình 2.12 Mạch chốt song song .35 Hình 2.13 Dịch từ nối tiếp song song 36 Hình 2.14 Cấu tạo ghi dịch .37 Hình 2.15 Cấu tạo ghi dịch bốn bit song song nối tiếp 38 Hình 2.16 Sơ đồ khối ký hiệu logic 74HC165 39 Hình 2.17 Giản đồ xung 74HC165 40 Hình 3.1 Sơ đồ khối .46 Hình 3.2 Bản đồ nhớ 47 Hình 3.3 Sơ đồ chân LPC2148 52 Hình 3.4 Sơ đồ khối UART0 .69 Hình 3.5 Sơ đồ khối UART1 .73 Hình 3.6 Định dạng truyền liệu SPI (CPHA = CPHA = 1) 74 Hình 3.7 Sơ đồ khối SPI .78 Hình 3.8 Mô tả capture 85 Hình 3.9 Mơ tả match .86 Hình 3.11 Sơ đồ khối Timer 88 Hình 4.1 Sơ đồ khối tổng quát bảng Led điện tử 90 Hình 4.2 Mơ đun ma trận led 90 Hình 4.3 Một mơ đun ma trận led 90 Hình 4.4 Sơ đồ khối cấu tạo bảng Led điện tử 91 Hình 4.5 Sơ đồ kết nối ma trận ma trận Led 92 Hình 4.6 Sơ đồ nguyên lý mạch điều khiển trung tâm 93 Hình 4.7 Sơ đồ nguyên lý mạch mô đun ma trận led 94 Hình 4.8 Khối quét cột 94 Vector mặc định Thanh ghi giữ địa trình phục vụ ngắt (ISR) cho non-vectored IRQ VICVectAddr0 Thanh ghi địa R/W 0xFFFF F100 0xFFFF F104 0xFFFF F108 0xFFFF F10C 0xFFFF F110 0xFFFF F114 0xFFFF F118 Vector Thanh ghi địa Vector 0-15 giữ địa trình phục vụ ngắt (ISR) cho 16 khe vectored IRQ VICVectAddr1 Thanh ghi địa R/W Vector VICVectAddr2 Thanh ghi địa R/W Vector VICVectAddr3 Thanh ghi địa R/W Vector VICVectAddr4 Thanh ghi địa R/W Vector VICVectAddr5 Thanh ghi địa R/W Vector VICVectAddr6 Thanh ghi địa R/W Vector VICVectAddr7 Thanh ghi địa R/W 0xFFFF F11C 0xFFFF F120 0xFFFF F124 0xFFFF F128 0xFFFF F12C 0xFFFF F130 0xFFFF F134 Vector VICVectAddr8 Thanh ghi địa R/W Vector VICVectAddr9 Thanh ghi địa R/W Vector VICVectAddr10 Thanh ghi địa R/W Vector 10 VICVectAddr11 Thanh ghi địa R/W Vector 11 VICVectAddr12 Thanh ghi địa R/W Vector 12 VICVectAddr13 Thanh ghi địa R/W Vector 13 VICVectAddr14 Thanh ghi địa R/W Vector 14 VICVectAddr15 0xFFFF F138 Thanh ghi địa R/W 0xFFFF F13C 0xFFFF F200 Vector 15 VICVectCntl0 Thanh ghi điều R/W khiển Các ghi điều khiển 0-15 điều khiển số 16 khe vectored IRQ Khe có mức ưu tiên cao khe 15 có mức ưu tiên thấp VICVectCntl1 Thanh ghi điều R/W 0xFFFF F204 điều R/W 0xFFFF F208 điều R/W 0xFFFF F20C điều R/W 0xFFFF F210 điều R/W 0xFFFF F214 điều R/W 0xFFFF F218 điều R/W 0xFFFF F21C điều R/W 0xFFFF F220 điều R/W 0xFFFF F224 điều R/W 0xFFFF F228 khiển Vector VICVectCntl2 Thanh ghi khiển Vector VICVectCntl3 Thanh ghi khiển Vector VICVectCntl4 Thanh ghi khiển Vector VICVectCntl5 Thanh ghi khiển Vector VICVectCntl6 Thanh ghi khiển Vector VICVectCntl7 Thanh ghi khiển Vector VICVectCntl8 Thanh ghi khiển Vector VICVectCntl9 Thanh ghi khiển Vector VICVectCntl10 Thanh ghi khiển Vector 10 VICVectCntl11 Thanh ghi điều R/W 0xFFFF F22C 0xFFFF F230 0xFFFF F234 0xFFFF F238 0xFFFF F23C khiển Vector 11 VICVectCntl12 Thanh ghi điều R/W khiển Vector 12 VICVectCntl13 Thanh ghi điều R/W khiển Vector 13 VICVectCntl14 Thanh ghi điều R/W khiển Vector 14 VICVectCntl15 Thanh ghi điều R/W khiển Vector 15 Phụ lục B Biểu tượng P0.0 to P0.31 Chân Kiểu Mô tả I/O Cổng I/O 32-bit với điều khiển riêng cho bit 32 chân Port sử dụng chân vào số đa P0.31 chân Hoạt động chân cổng Port phụ thuộc vào chức chân lựa chọn qua kết nối chân Chân P0.24 khơng có giá trị P0.0/TXD0/ 19 PWM1 P0.1/RXD0/ 21 PWM3/EINT0 P0.2/SCL0/ 22 CAP0.0 O TXD0 — Đầu UART0 O PWM1 — Đầu PWM1 I RXD0 — Đầu vào UART0 O PWM3 —Đầu PWM3 I EINT0 —Đầu vào ngắt I/O SCL0 — Đầu vào clock I2C0 I CAP0.0 — Bắt đầu vào cho Timer 0, kênh P0.3/SDA0/ 26 MAT0.0/EINT1 I/O SDA0 — Đầu vào liệu I2C O MAT0.0 —Xem đầu match cho Timer 0, kênh P0.4/SCK0/ 27 CAP0.1/AD0.6 I EINT1 —Đầu vào ngắt I/O SCK0 —Clock nối tiếp cho SPI0 I CAP0.1 — Đầu vào capture cho Timer 0, kênh P0.5/MISO0/ 29 I AD0.6 — A/D 0, đầu vào I/O MISO0 — Master In Slave OUT cho MAT0.1/AD0.7 SPI0 O MAT0.1 —Đầu vào match cho Timer 0, kênh P0.6/MOSI0/ 30 I AD0.7 — A/D 0, đầu vào I/O MOSI0 — Master Out Slave In cho SPI0 Dữ liệu đầu từ SPI master CAP0.2/AD1.0 liệu đầu vào từ đến SPI slave I CAP0.2 — Đầu vào cho Timer 0, kênh I AD1.0 — A/D 1, đầu vào Chỉ có giá trị LPC2148 P0.7/SSEL0/ 31 I PWM2/EINT2 P0.8/TXD1/ SSEL0 — Lựa chọn Slave cho SPI0 Lựa chọn giao diện SPI slave 33 PWM4/AD1.1 O PWM2 — Đầu PWM I EINT2 — Đầu vào ngắt O TXD1 — Đầu phát UART1 O PWM4 — Đầu PWM I AD1.1 — A/D 1, đầu vào Chỉ có giá trị LPC2148 P0.9/RXD1/ 34 PWM6/EINT3 P0.10/RTS1/ 35 I RXD1 — Đầu vào nhận UART1 O PWM6 — Đầu PWM I EINT3 — Đầu vào ngắt O RTS1 — Đầu Request to Send CAP1.0/AD1.2 UART1 Chỉ có giá trị LPC2148 I CAP1.0 —Đầu vào capture cho Timer 1, kênh I AD1.2 — A/D 1, đầu vào Chỉ có giá trị LPC2148 P0.11/CTS1/ 37 I CAP1.1/SCL1 CTS1 — Đầu vào Clear to Send UART1 Chỉ có giá trị LPC2148 I CAP1.1 —Đầu vào capture Timer 1, kênh P0.12/DSR1/ 38 I/O SCL1 — đầu vào/ra clock I2C1 I DSR1 —Đầu vào Data Set Ready MAT1.0/AD1.3 UART1 Chỉ có giá trị LPC2148 O MAT1.0 — Đầu Match Timer 1, channel I AD1.3 — A/D1, đầu vào Chỉ có giá trị LPC2148 P0.13/DTR1/ 39 O MAT1.1/AD1.4 DTR1 — Đầu Data Terminal Ready cho UART1 Chỉ có giá trị LPC2148 O MAT1.1 — Đầu Match cho Timer 1, kênh I AD1.4 — A/D1, đầu vào Chỉ có giá trị LPC2148 P0.14/DCD1/ EINT1/SDA1 41 I DCD1 — Đầu vào Data Carrier Detect cho UART1 Chỉ có giá trị LPC2148 P0.15/RI1/ 45 I EINT1 —Đầu vào ngắt I/O SDA1 — Đầu vào liệu I2C1 I RI1 — Đầu vào Ring Indicator cho EINT2/AD1.5 UART1 Chỉ có giá trị LPC2148 I EINT2 — Đầu vào ngắt I AD1.5 — A/D 1, đầu vào Chỉ có giá trị LPC2148 P0.16/EINT0/ 46 MAT0.2/CAP0.2 I EINT0 — Đầu vào ngắt O MAT0.2 — Đầu Match cho Timer 0, kênh I CAP0.2 — Đầu vào capture cho Timer 0, kênh P0.17/CAP1.2/ 47 I SCK1/MAT1.2 CAP1.2 —Đầu vào capture cho Timer 1, kênh I/O SCK1 — Xung clock nối tiếp cho SSP Đầu Clock từ master đầu vào đến slave O MAT1.2 — Đầu Match cho Timer 1, channel P0.18/CAP1.3/ 53 I MISO1/MAT1.3 CAP1.3 — Đầu vào capture cho Timer 1, kênh I/O MISO1 — Master In Slave Out cho SSP Đầu vào liệu đến SSP master đầu liệu từ SSP slave O MAT1.3 — Đầu Match cho Timer 1, kênh P0.19/MAT1.2/ 54 O MOSI1/CAP1.2 MAT1.2 — Đầu Match cho Timer 1, kênh I/O MOSI1 — Master Out Slave In cho SSP Đầu liệu từ SSP master đầu vào liệu đến SSP slave I CAP1.2 —Đầu vào capture cho Timer 1, kênh P0.20/MAT1.3/ 55 O SSEL1/EINT3 MAT1.3 — Đầu Match cho Timer 1, kênh I SSEL1 — Lựa chọn Slave cho SSP Lựa chọn giao diện SSP slave P0.21/PWM5/ AD1.6/CAP1.3 I EINT3 — Đầu vào ngắt O PWM5 — Đầu PWM I AD1.6 — A/D 1, đầu vào Chỉ có giá trị LPC2148 I CAP1.3 — Đầu vào capture cho Timer 1, kênh P0.22/AD1.7/ CAP0.0/MAT0.0 I AD1.7 — A/D 1, đầu vào Chỉ có giá trị LPC2148 I CAP0.0 —Đầu vào capture cho Timer 0, kênh O MAT0.0 — Đầu Match cho Timer 0, kênh P0.23 58 I/O Chân vào/ra số mục đích chung P0.25/AD0.4/ I AD0.4 — A/D 0, đầu vào O AOUT — Đầu D/A Chỉ có giá trị AOUT LPC2142 LPC2148 P0.26/AD0.5 10 I AD0.5 — A/D 0, đầu vào P0.27/AD0.0/ 11 I AD0.0 — A/D 0, đầu vào I CAP0.1 — Đầu vào capture cho CAP0.1/MAT0.1 Timer 0, kênh O MAT0.1 — Đầu Match cho Timer 0, kênh P0.28/AD0.1/ 13 CAP0.2/MAT0.2 I AD0.1 — A/D 0, đầu vào I CAP0.2 — Đầu vào capture cho Timer 0, kênh O MAT0.2 — Đầu Match cho Timer 0, kênh P0.29/AD0.2/ CAP0.3/MAT0.3 14 I AD0.2 — A/D 0, đầu vào I CAP0.3 — Đầu vào capture cho Timer 0, kênh O MAT0.3 — Đầu Match cho Timer 0, kênh P0.30/AD0.3/ 15 EINT3/CAP0.0 I AD0.3 — A/D 0, đầu vào I EINT3 — Đầu vào ngắt I CAP0.0 — Đầu vào Capture choTimer 0, channel P0.31 17 O Chỉ chân số mục đích chung Quan trọng: Chân khơng kéo xuống mức thấp chân RESET mức thấp cổng JTAG không cho phép P1.0 to P1.31 I/O Port 1: cổng vào/ra hướng 32-bit với điều khiển hướng riêng cho bit Hoạt động chân port phụ thuộc chức chân lựa chọn qua khối kết nối chân P1.16/ 16 O TRACEPKT0 TRACEPKT0 — Trace Packet, bit Cổng I/O chuẩn với kéo lên bên P1.17/ 12 O TRACEPKT1 — Trace Packet, bit O TRACEPKT2 — Trace Packet, bit O TRACEPKT3 — Trace Packet, bit TRACEPKT1 P1.18/ TRACEPKT2 P1.19/ TRACEPKT3 P1.20/ 48 O TRACESYNC TRACESYNC — Đồng Trace Cổng I/O chuẩn với kéo lên bên Mức thấp TRACESYNC RESET cho phép chân P1.25:16 hoạt động cổng Trace sau reset P1.21/ 44 O PIPESTAT0 PIPESTAT0 — Trạng thái Pipeline, bit Cổng I/O chuẩn với kéo lên bên P1.22/ 40 O PIPESTAT1 P1.23/ bit 36 O PIPESTAT2 P1.24/ PIPESTAT1 — Trạng thái Pipeline, PIPESTAT2 — Trạng thái Pipeline, bit 32 O TRACECLK — Xung clock Trace 28 I EXTIN0 — Đầu vào Trigger TRACECLK P1.25/EXTIN0 Cổng I/O chuẩn với kéo lên bên P1.26/RTCK 24 I/O RTCK — Đầu Returned Test Clock Tín hiệu ngồi đưa vào cổng JTAG Đồng gỡ lỗi tần số vi xử lí thay đổi Chân hai hướng với kéo lên bên Mức thấp chân P1.20 reset cho phép chân P1.31: 26 hoạt động cổng Debug sau reset P1.27/TDO 64 O TDO — Kiểm tra liệu cho giao diện JTAG P1.28/TDI 60 I TDI — Kiểm tra liệu vào cho giao diện JTAG P1.29/TCK 56 I TCK — Kiểm tra xung Clock cho giao diện JTAG P1.30/TMS 52 I TMS — Kiểm tra lựa chọn chế độ cho giao diện JTAG P1.31/TRST 20 I TRST — Kiểm tra Reset cho giao diện JTAG RESET 57 I Đầu vào reset XTAL1 62 I Đầu vào đến mạch dao động mạch phát xung clock bên XTAL2 61 O Đầu từ khuếch đại dao động RTXC1 I Đầu vào đến mạch dao động RTC RTXC2 O Đầu từ mạch dao động RTC VSS 6, 18, I Đất: V 25, 42, 50 VSSA 59 I Đất Analog : V VDD 23, I Nguồn cung cấp 3.3 V 43, 51 VDDA I Nguồn cung cấp Analog 3.3 V VREF 63 I Bộ chuyển đổi A/D: Chân nên điện áp với VDD VBAT 49 I Nguồn cung cấp RTC: 3.3 V 122 Phụ lục ... Anh Dũng, học vi? ?n cao học Kĩ thuật Điện tử khóa 20052007, hoàn thành luận văn cao học với đề tài : ? ?Nghiên cứu sử dụng vi điều khiển LPC 2148 điều khiển hoạt động bảng LED điện tử? ?? xin cam đoan... Chương - Điều khiển hiển thị ảnh bảng Led điện tử nhà ba màu sử dụng vi điều khiển LPC2 148 89 4.1 Yêu cầu nhiệm vụ cần thực 89 4.2 Cấu tạo nguyên lý hoạt động bảng LED ... điều khiển trở nên gọn đơn giản Nghiên cứu ứng dụng họ vi điều khiển có vi xử lý 32 bit hướng mẻ Vi? ??t Nam Những họ vi điều khiển phù hợp với ứng dụng điều khiển tự động chun biệt địi hỏi tốc độ