BÁO cáo bài 3 các sơ đồ LOGIC cơ bản (1) các bộ GIẢI mã và mã hóa LOGIC

ĐẠI HỌC QUỐC GIA HÀ NỘI TRƯỜNG ĐẠI HỌC CÔNG NGHỆ BÁO CÁO BÀI CÁC SƠ ĐỒ LOGIC CƠ BẢN (1) CÁC BỘ GIẢI MÃ VÀ MÃ HÓA LOGIC Họ tên sinh viên: Ma Thanh Hiển Lớp tín chỉ: ELT3103_21 Mã sinh viên: 19021451 Hà Nội, ngày 28 tháng 09 năm 2021 Bộ giải mã – Decoder 1.1 Cấp nguồn +5V cho mảng sơ đồ D3-1 1.2 Bộ giải mã bit thành đường, dùng cổng logic: Bộ giải mã – Decoder dùng vi mạch cổng Bảng D3-1 LỐI VÀO (INPUT) DS1 LS8 E 0 0 B 0 1 x LS7 LỐI RA (OUTPUT) Y3 Y2 Y1 Y0 A 1 x 0 0 0 0 0 0 0 Kết luận tóm tắt giải mã khảo sát: - Bộ giải mã bit thành đường gồm mảng bốn cổng AND, có lối vào (gồm lối vào liệu lối vào Enable) lối - Lối vào E (Enable) hoạt động mức tích cực thấp nên với E = 1, mạch bị cấm, lối 2 - Với trường hợp lối vào E = 1, mạch tiến hành giải mã Với bit lối vào, có = trạng thái lối biểu diễn cho trạng thái 1.3 Bộ giải mã bít thành đường điều khiển loại vi mạch: Hình D3-1b Bộ giải mã – Decoder dùng vi mạch chuyên dụng Bảng D3-2 ĐIỀU KHIỂN DS3 DS1 DS2 G1 1 G2A 0 G2B 0 DỮ LIỆU LS8 LS7 LS6 LED 15 C 0 B 0 A Y7 1 LED 14 LED 13 Y6 1 Y5 1 LỐI RA LED LED 12 11 Y4 1 Y3 1 LED 10 LED LED Y2 1 Y1 1 Y0 1 1 1 1 x 0 0 x x 0 0 x x 1 1 x x x 0 1 x x x 1 x x x 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Kết luận tóm tắt giải mã khảo sát - Bộ giải mã bit thành đường gồm lối vào liệu, lối vào điều khiển lối tích cực thấp - Khi tín hiệu điều khiển G1 = 1, G2A = 0, G2B = tín hiệu lối nhận bit đầu vào bắt đầu tiến hành giải mã thành trạng thái tương ứng lối Với bit lối vào tương ứng có = trạng thái tương ứng với lối - Khi lối vào ABC = '000' ngõ Y0 mức thấp, lối lại mức cao Tương tự với trường hợp khác lối tương ứng với trường hợp mức thấp, lại mức cao - Khi tín hiệu điều khiển khơng trạng thái cho phép giải mã lối tất mức cao 1.4 Bộ giải mã bit thành đường điều khiển loại vi mạch: Bảng D3-3 ĐIỀU LỐI VÀO KHIỂN Input Control DS1 DS2 LS4 LS3 LS2 LTEST RBI D C B 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 0 1 0 1 0 1 x x x 1 0 1 x x x x x x Ngắt lối LS1 A 1 1 1 x x x RBO 1 1 1 1 1 0 LỐI RA Output g 1 0 0 0 1 f 1 0 0 1 e 1 1 1 1 1 d 0 0 1 1 1 c 0 0 0 0 0 1 SỐ THẬP b 0 0 1 0 0 1 1 a 0 1 0 0 1 PHÂN 6? 9? 9? - Kết luận tóm tắt giải mã khảo sát so sánh giá trị thập phân mã vào với số thị hình thành LED - Bộ giải mã bit thành đường gồm lối vào, tín hiệu điều khiển lối mức tích cực thấp - Khi LTEST = 0, tất đèn sáng với tất giá trị lối vào nên lối mức thấp, mạch không nhận đầu vào - Khi RBO = 0, lối bị ngắt, tất đèn tắt, mạch không giải mã lối vào - Khi LTEST = RBI = RBO = 1, giải mã nhận tín hiệu lối vào cho kết tương ứng lối - Giả sử với trường hợp lối vào có mức logic '0000', lối g có mức logic '1', tức đèn tắt, tất lối khác có mức logic '0' (đèn tắt) Kết hợp với hình LED đoạn trên, ta thấy g tắt số hệ 10 - Tương tự trường hợp khác Bộ đếm số hạng với thị LED đoạn Bảng D3-4 LỐI VÀO CLR 0 0 0 0 0 CLK x LỐI RA – MÃ BCD D2 0 0 0 0 0 0 C2 0 0 0 0 0 0 B2 0 0 0 0 0 0 A2 0 0 0 0 0 1 D1 0 0 0 0 1 0 DỊCH MÃ 2->10 C1 0 0 1 1 0 0 B1 0 1 0 1 0 0 A1 1 1 1 10 11 CHỈ SỐ LED ĐOẠN X10 X1 0 1 So sánh mã dịch với số thị LED đoạn: - Khi bấm CLR, tín hiệu đặt lại nên lối LED trở thành - Khi CLR = 0, LTEST giữ mức đếm bắt đầu hoạt động Mỗi lần bấm CLK, LED hiển thị số tương ứng, tăng dần đơn vị, thay đổi theo xung clock Đèn LED bên hiển thị chữ số hàng đơn vị, LED bên hiển thị chữ số hàng chục - Khi LTEST = 0, LED sáng (tức hiển thị số 8) - Mã dịch với số thị LED đoạn giống nên ta kết luận đệm hoạt động chức Bộ mã hóa – Encoder 3.2 Bộ mã hóa đường thành bit, dùng cổng logic: Bảng D3-5 LS3 Y3 0 LỐI VÀO - Input LS2 Y2 0 LỐI RA – Output LS1 Y1 0 A B 1 1 0 Kết luận tóm tắt mã hóa khảo sát: - Bộ mã hố đường thành bit gồm lối vào lối ra, lối vào Y0 bỏ lửng - Khi Y0 có mức logic 1, lối có mức logic '00' - Khi Y0 = 0, mạch thực chức mã hoá, ta thu lối mã hoá nhị phân bit tương ứng lối vào 3.3 Bộ mã hóa đường điều khiển thành bit loại vi mạch (Bộ mã hóa ưu tiên): Bảng D3-6 Ds1 Ls8 Ls7 LỐI VÀO Ls6 Ls5 Ls4 E I I7 I6 I5 I4 I3 I2 I1 I0 A2 A1 A0 GS E0 0 0 0 0 x 1 1 1 1 x 1 1 1 x x 1 1 1 x x x 1 1 x x x x 1 1 x x x x x 1 x x x x x x 1 x x x x x x x x x x x x x x 1 1 1 0 0 1 1 0 1 0 1 1 1 1 0 0 0 0 1 1 1 1 Ls3 Ls2 Ls1 LED LED LỐI RA LED LED LED Kết luận tóm tắt mã hóa khảo sát Nêu tính chất ưu tiên mã hóa: - Khi EI = ,các lối vào , LED sáng (do lối tích cực thấp) nên khơng nhận lối vào - Chức cổng GS: Khi ngõ vào khơng có tác động tức khơng có cổng mức thấp GS mức Báo hiệu cho ta biết tất cổng mức cao (EI mức 0) - E0 ngược lại so với cổng GS: Khi ngõ vào có tác động (tức cổng có cổng mức thấp) E0 mức Báo hiệu cho ta biết cổng vào có cổng mức thấp Ngồi E0 cịn có chức mở rộng thêm địa - Tính chất ưu tiên mã hoá: Từ LS8 đến LS1 theo thứ tự , độ ưu tiên giảm dần Khi lối vào ưu tiên cao mức logic lối mã hố lối vào đó, lối vào khác lúc khơng xét đến, nên thay đổi mức logic lối vào có mức ưu tiên thấp không làm thay đổi mức logic lối Ví dụ lối vào LS3, LS5, LS7 áp dụng đồng thời, mã lối dành cho lối vào LS7 lối vào có mức ưu tiên cao lối vào Sau lối vào LS7 bị loại bỏ, mã lối cao dành cho LS5, … đến hết  ...1 Bộ giải mã – Decoder 1.1 Cấp nguồn +5V cho mảng sơ đồ D3-1 1.2 Bộ giải mã bit thành đường, dùng cổng logic: Bộ giải mã – Decoder dùng vi mạch cổng Bảng D3-1 LỐI VÀO (INPUT) DS1... hiển thị số 8) - Mã dịch với số thị LED đoạn giống nên ta kết luận đệm hoạt động chức Bộ mã hóa – Encoder 3. 2 Bộ mã hóa đường thành bit, dùng cổng logic: Bảng D3-5 LS3 Y3 0 LỐI VÀO - Input LS2... nhị phân bit tương ứng lối vào 3. 3 Bộ mã hóa đường điều khiển thành bit loại vi mạch (Bộ mã hóa ưu tiên): Bảng D3-6 Ds1 Ls8 Ls7 LỐI VÀO Ls6 Ls5 Ls4 E I I7 I6 I5 I4 I3 I2 I1 I0 A2 A1 A0 GS E0 0