đề tài Xây dựng hệ thống SoC có sử dụng IP SPI để giao tiếp nội tiếp

đề tài Xây dựng hệ thống SoC có sử dụng IP SPI để giao tiếp nội tiếp ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC KHOA HỌC TỰ NHIÊN KHOA ĐIỆN TỬ - VIỄN THÔNG BỘ MÔN MÁY TÍNH - HỆ THỐNG NHÚNG  Đề tài: NHÓM 01 Xây dựng hệ thống SoC có sử dụng IP SPI để giao tiếp nội tiếp BÁO CÁO ĐỀ TÀI ĐỒ ÁN THỰC HÀNH SOC CHUYÊN NGÀNH MÁY TÍNH - HỆ THỐNG NHÚNG

ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC KHOA HỌC TỰ NHIÊN KHOA ĐIỆN TỬ - VIỄN THƠNG BỘ MƠN MÁY TÍNH - HỆ THỐNG NHÚNG  NHÓM 01 Đề tài: Xây dựng hệ thống SoC có sử dụng IP SPI để giao tiếp nội tiếp BÁO CÁO ĐỀ TÀI ĐỒ ÁN THỰC HÀNH SOC CHUYÊN NGÀNH MÁY TÍNH - HỆ THỐNG NHÚNG GIẢNG VIÊN Thầy Trần Tuấn Kiệt TP Hồ Chí Minh, tháng năm 2022 TĨM TẮT ĐỀ TÀI Đề tài nhóm tập trung vào việc thực hệ thống SoC có giao tiếp nội tiếp qua chuẩn SPI Sau trình thực hiện, nhóm hồn thành số tiêu chí đề lúc thiết kế, bao gồm: + Hiểu khái quát kiến thức thiết kế hệ thống SoC + Mơ q trình truyền nhận liệu thông qua chuẩn giao tiếp SPI i CÁC THÀNH VIÊN TRONG NHÓM STT Họ tên MSSV Nguyễn Huy Thành 1720221 Phan Tuấn An 18200051 Lê Bá Phước Long 1620128 Đồng Phạm Khánh Linh 1720135 Nguyễn Thành Long 1820165 Phạm Đình Quốc Vũ 1820289 ii MỤC LỤC Serial Peripheral Interface-SPI .1 1.1 1.2 1.4 Giới thiệu Cấu tạo Chế độ hoạt động .3 Thực 2.1 2.2 2.2.1 2.2.2 Thiết kế hệ thống .4 Thiết kế mô .6 Nios II Softwave Build Tools for Eclipse .6 Mô NIOS II Tài liệu tham khảo iii DANH SÁCH HÌNH Hình 1.1 Mơ hình SPI Hình 1.2 Các chân kết nối SPI Hình 1.3 Quá trình truyền liệu .3 Hình 1.4 Chế độ hoạt động SPI Hình 2.1 Hệ thống phần cứng Hình 2.2 File top-level Hình 2.3 Code C chạy mô iv Serial Peripheral Interface-SPI 1.1 Giới thiệu SPI – Serial Peripheral Interface – hay gọi giao diện ngoại vi nối tiếp, phát triển hãng Motorola Chuẩn đồng nối truyền liệu chế độ full - duplex (hay gọi "song công tồn phần" Nghĩa thời điểm xảy đồng thời trình truyền nhận Là giao tiếp đồng bộ, trình đồng với xung clock sinh thiết bị Master  ► Không cần phải lo lắng tốc độ truyền liệu SPI thường sử dụng giao tiếp với nhớ EEPROM, RTC (Đồng hồ thời gian thực), IC âm thanh, loại cảm biến nhiệt độ áp suất, thẻ nhớ MMC thẻ SD chí vi điều khiển khác Hình 1.1 Mơ hình SPI 1.2 Cấu tạo Sử dụng đường giao tiếp nên gọi chuẩn truyền thông “ dây” đường :    SCK (Serial Clock): Thiết bị Master tạo xung tín hiệu SCK cung cấp cho Slave Xung có chức giữ nhịp cho giao tiếp SPI Mỗi nhịp chân SCK báo bit liệu đến → Q trình bị lỗi tốc độ truyền cao  MISO (Master Input Slave Output): Tín hiệu tạo thiết bị Slave nhận thiết bị Master Đường MISO phải kết nối thiết bị Master Slave  MOSI (Master Output Slave Input): Tín hiệu tạo thiết bị Master nhận thiết bị Slave Đường MOSI phải kết nối thiết bị Master Slave  SS (Slave Select): Chọn thiết bị Slave cụ thể để giao tiếp Để chọn Slave giao tiếp thiết bị Master chủ động kéo đường SS tương ứng xuống mức (Low) Chân đơi cịn gọi CS (Chip Select) Chân SS vi điều khiển (Master) người dùng tạo cách cấu hình chân GPIO chế độ Output Hình 1.2 Các chân kết nối SPI 1.3 Khung truyền SPI Mỗi chip Master hay Slave có ghi liệu bits Quá trình truyền nhận Master Slave xảy đồng thời sau chu kỳ đồng hồ, byte liệu truyền theo hướng Quá trình trao đổi liệu bắt đầu Master tạo xung clock từ tạo xung nhịp (Clock Generator) kéo đường SS Slave mà truyền liệu xuống mức Low Cứ xung clock, Master gửi bit từ ghi dịch (Shift Register) đến ghi dịch Slave thơng qua đường MOSI Đồng thời Slave gửi lại bit đến cho Master qua đường MISO.Như sau chu kỳ clock hồn tất việc truyền nhận byte liệu Dữ liệu ghi trao đổi với nên tốc độ trao đổi diễn nhanh hiệu Lưu ý: Trong giao tiếp SPI, có Master nhiều Slave lúc Ở trạng thái nghỉ, chân SS Slave mức 1, muốn giao tiếp với Slave ta việc kéo chân SS Slave xuống mức Hình 1.3 Quá trình truyền liệu 1.4 Chế độ hoạt động  SPI có chế độ hoạt động phụ thuộc vào cực xung giữ (Clock Polarity – CPOL) pha (Phase - CPHA)  CPOL dùng để trạng thái chân SCK trạng thái nghỉ Chân SCK giữ mức cao CPOL=1 mức thấp CPOL=0  CPHA dùng liệu lấy mẫu theo xung Dữ liệu lấy cạnh lên SCK CPHA=0 cạnh xuống CPHA=1 Hình 1.4 Chế độ hoạt động SPI  Mode (mặc định) – xung nhịp đồng hồ mức thấp (CPOL = 0) liệu lấy mẫu chuyển từ thấp sang cao (cạnh lên) (CPHA = 0)  Mode - xung nhịp đồng hồ mức thấp (CPOL = 0) liệu lấy mẫu chuyển từ cao sang thấp (cạnh xuống) (CPHA = 1)  Mode - xung nhịp đồng hồ mức cao (CPOL = 1) liệu lấy mẫu chuyển từ cao sang thấp (cạnh lên) (CPHA = 0)  Mode - xung nhịp đồng hồ ở mức cao (CPOL = 1) liệu lấy mẫu chuyển từ thấp sang cao (cạnh xuông) (CPHA = 1) Lưu ý: Khi giao tiếp SPI vi điều khiển thiết bị ngoại vi khác IC, cảm biến bên bắt buộc hoạt động Mode, khơng liệu truyền nhận bị đọc sai Thực 2.1 Thiết kế hệ thống Hình 2.5 Hệ thống phần cứng Trong giao diện Platform Designer thêm SPI(3 Wire Serial) Intel FPGA IP Hình 2.6 File top-level Thêm file Top-level cho project 2.2 Thiết kế mô 2.2.1 Nios II Softwave Build Tools for Eclipse Hình 2.7 Code C chạy mơ 2.2.2 Mơ NIOS II MODELSIM Hình 2.4 Mơ dạng sóng slave modelsim Tài liệu tham khảo [1] https://github.com/janschiefer/verilog_spi [2] https://deviot.vn/blog/giao-tiep-spi.74706311 ...TĨM TẮT ĐỀ TÀI Đề tài nhóm tập trung vào việc thực hệ thống SoC có giao tiếp nội tiếp qua chuẩn SPI Sau trình thực hiện, nhóm hồn thành số tiêu chí đề lúc thiết kế, bao gồm:... tạo Sử dụng đường giao tiếp nên gọi chuẩn truyền thơng “ dây” đường :    SCK (Serial Clock): Thiết bị Master tạo xung tín hiệu SCK cung cấp cho Slave Xung có chức giữ nhịp cho giao tiếp SPI. .. Khi giao tiếp SPI vi điều khiển thiết bị ngoại vi khác IC, cảm biến bên bắt buộc hoạt động Mode, không liệu truyền nhận bị đọc sai Thực 2.1 Thiết kế hệ thống Hình 2.5 Hệ thống phần cứng Trong giao