Báo cáo thực tập điện tử số tuần7

ĐẠI HỌC QUỐC GIA HÀ NỘI TRƯỜNG ĐẠI HỌC CÔNG NGHỆ ⁎⁎⁎⁎⁎ BÁO CÁO THỰC HÀNH SỐ MÔN HỌC: THỰC TẬP ĐIỆN TỬ SỐ Họ tên: Nguyễn Thế Anh Mã sinh viên: 19021404 Giảng viên hướng dẫn: Phạm Đình Tuân Chu Thị Phương Dung Tuần 6: Sơ đồ Trigger mạch ghi Sơ đồ Trigger 1.1 Cấp nguồn cho mảng sơ đồ D6-1 1.2 Sơ đồ Trigger transistor: mạch D6-1a 1.2.1 Nối lối với LOGICPROBE 1.2.2 Chập đất điểm B1 B2 Căn vào lần chập đất, ta có kết bảng D6-1 ̅ ̅) Q V(Q) V(B1) V(B2) 𝑸 V(𝑸 4.73V 0.21V 0V 0.72V V(B1)→0V 0.21V 4.73V 0.72V 0V V(B2)→0V 1.2.3 Dựa sơ đồ nguyên lí trên, ta giải thích tồn hai trạng thái bền sau: - Khi V(B1) nối đất, Q trạng thái 𝑄̅ trạng thái 0, V(B2) nối đất Q trạng thái 𝑄̅ trạng thái Khi bỏ nối đất mạch trạng thái cấm (V(Q) = V(𝑄̅) = 1.94V) 1.3 Sơ đồ Trigger với cổng đảo - Sử dụng sơ đồ mạch D6-1b: 1.3.1 Nối lối với LED 1.3.2 Chập đất điểm lối Ghi lại trạng thái vào bảng D6-2: ̅ 𝑸 𝑸 0 Sơ đồ Trigger R-S cổng logic 2.1 Nối mạch cảu sơ đồ D6-1c với mạch thiết bị chỉnh: 2.2 2.3 2.4 Nhấn công tắc tương ứng với trạng thái bảng D6-3 Quan sát trạng thái LED thị, ta có kết bảng D6-3: PS1 PS2 𝑸 R S ↑ 0 ↑ Nối mạch sơ đồ D6-1d với thiết bị chính: ̅ 𝑸 Nhấn cơng tắc tương ứng trạng thái ghi bảng D6-4 Theo dõi trạng thái LED, ta có kết bảng sau: PS1 PS2 𝑸 ̅ ̅ 𝑹 𝑺 ↓ ↓ 2.5 So sánh: - Trạng thái Q 𝑄̅ ngược hai thiết kế Sơ đồ Trigger R-S điều khiển xung cổng logic 3.1 Cấp nguồn cho mảng sơ đồ D6-2: ̅ 𝑸 3.2 3.3 Nối mạch sơ đồ D6-2 với mạch thiết bị Đặt công tắc logic tương ứng với trạng thái logic bảng D65 Nhấn cơng tắc theo dõi, ta có kết bảng sau: LS1 LS2 PS1 𝑄 S R 0 ↑ Qn-1 ↑ 1 ↑ 1 ↑ X 3.4 Giải thích nguyên lí hoạt động - Khi S = “1”, R = “0”, mạch trạng thái set - Khi S = “0”, R = “1”, mạch trạng thái reset - Khi S = “0”, R = “0”, mạch giữ nguyên trạng thái trước - Khi S =”1”, R= “1”, mạch trạng thái cấm Trigger D 4.1 Cấp nguồn cho mảng sơ đồ D6-3 4.2 Trigger D: - Sử dụng sơ đồ mạch D6-3a: 𝑄̅ 𝑄̅𝑛−1 X 4.2.1 Nối mạch sơ đồ D6-3a với mạch thiết bị 4.2.2 Đặt cơng tắc logic tương ứng với trạng thái ghi bảng D6-6 Nhấn công tắc xung, theo dõi trạng thái LED thị Ta có kết bảng sau: ̅ LS8 PS1 𝑸 𝑸 D CK ↑ 1 ↑ 0 ↑ 1 ↑ 4.2.3 Cấu trúc nguyên tắc hoạt động trigger D - Trigger D sử dụng tín hiệu D để điều khiển đầu vào R S, kết hợp với tín hiệu clock(CK) để chuyển chế độ nhớ cập nhật đầu nên loại bỏ trường hợp R S giữ nguyên trường hợp khác trigger R-S Khi clock = “0” đầu trạng thái trước đó, clock = “1” đầu lối vào D 4.3 Sơ đồ đếm đôi Trigger D 4.3.1 Nối bổ sung sơ đồ D6-3a 4.3.2 Quan sát trạng thái LED thị : - LED Q thị sáng nhấp nháy theo xung CLK, LED thị 𝑄̅ giữ nguyên trạng thái sáng liên tục 4.3.3 Nối tín hiệu D Q vào máy đo dao động kí 4.3.4 Ta có giản đồ xung vào lối ra: *Sóng vàng kênh A lối vào D *Sóng xanh kênh B tra Q 4.4 Trigger D loại vi mạch 4.4.1 Cấp nguồn cho mảng sơ đồ D6-4 4.5.2 Nối mạch sơ đồ với mạch thiết bị chính: 4.5.3 Đặt cơng tắc logic theo bảng D6-8, ta có kết bảng sau: LS4 D X X 1 LS1 PR 1 1 LS2 CLR 1 1 Trigger J-K 5.1 Cấp nguồn cho mảng sơ đồ D6-5 5.2 Trigger JK PS1 Xung X X     Q ̅ 𝑸 0 1 1 5.2.1 Nối mạch sơ đồ D6-5a với mạch thiết bị 5.2.2 Đặt cơng tắc tương ứng với bảng D6-9, ta có kết bảng sau: LS6 J LS8 K PS1 Xung Q 0 ↑ 1 ↑ 0 ↑ 1 ↑ 5.2.3 Nguyên lí hoạt động: - Khi J=0, K=0 lối Q trạng thái trước - Khi J=1, K=1 lối Q bẳng trạng thái đảo trạng thái trước - Khi J=1, K=0 lối Q=1 - Khi J=0, K=1 lối Q=0 Thanh chốt liệu – Latch 6.1 Cấp nguồn cho mảng sơ đồ D6-6 6.2 Nối mạch sơ đồ D6-6 với mạch thiết bị: ̅ 𝑸 6.3 Đặt cơng tắc logic theo bảng D6-11 Ta có kết bảng sau: O C D D D D D D D D Q Q Q Q Q Q Q Q C K 7 1 ↑ 0 0 0 0 0 0 0 0 ↑ 1 1 1 1 0 0 0 0 ↑ 1 1 1 1 ↑ 1 1 1 1 0 ↑ 1 0 1 0 1 0 1 0 ↑ 1 1 1 1 1 1 1 1 6.4 Phát biểu tóm tắt nguyên tắc làm việc chốt khảo sát - OE tín hiệu enable cho phép mức thấp Khi OE = tất đầu mức thấp không phụ thuộc vào đầu vào - OE = 0, đầu tương ứng với mức hoạt động đầu vào sườn lên xung CK Bộ ghi dịch –Shift register 7.1 Cấp nguồn cho mảng sơ đồ đây: 7.2 Bộ ghi dịch vi mạch rời: - Nối mạch với thiết bị chính, ta có kết đo bảng sau: +) ghi dịch mã song song - nối tiếp LS4 SER IN 0 0 0 0 LS1 LOAD 0 0 0 PS1 CK ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑ 4Q 3Q 2Q 1Q 0 0 0 0 0 0 0 0 0 +) ghi dịch mã nối tiếp – song song: LS4 LS1 PS1 LS8 LS6 LS6 SER IN LOAD CK 4D 3D 2D ↑ 0 ↑ 0 ↑ 0 ↑ 0 ↑ 0 ↑ 0 ↑ 0 ↑ 7.3 Bộ ghi dịch dùng vi mạch: - Thực sơ đồ mạch đây: LS5 1D 1 1 1 1 Q4 Q3 Q2 Q1 0101 1010 0100 1000 0001 0010 0100 1000 - Thực thực nghiệm, ta có kết bảng số liệu sau: PS2 CLR 1 1 1 1 SH/ LD X X 1 1 1 X DS2 DS3 PS1 LS8 LS7 LS6 LS5 LS4 LS3 LS2 LS1 SER SR CK1 CK H G F E D C B A OUT X X X X X X X X X X X X 0 0 1 0 X ↑ 0 1 0 1 ↑ 0 1 0 0 ↑ 0 1 0 0 ↑ 0 1 0 1 0 ↑ 0 1 0 1 0 ↑ 0 1 0 0 ↑ 0 1 0 X ↑ 0 1 0 + Lối vào CLR tín hiệu reset hoạt động mức thấp, CLR = mạch hoạt động + Khi tín hiệu SH/LD = 0, ghi đầu vào song song (A-H) dựa sườn lên CK + Khi tín hiệu SH/LD = 1, bắt đầu dịch bit load theo sườn lên tín hiệu CK + Khi CK1 = 1, mạch khơng nhận tín hiệu CK nên tín hiệu SH/LD khơng tác động lên mạch, CK = mạch tiếp tục hoạt động theo xung CK -Hết - ... ↑ 7.3 Bộ ghi dịch dùng vi mạch: - Thực sơ đồ mạch đây: LS5 1D 1 1 1 1 Q4 Q3 Q2 Q1 0101 1010 0100 1000 0001 0010 0100 1000 - Thực thực nghiệm, ta có kết bảng số liệu sau: PS2 CLR 1 1 1 1 SH/ LD