GIÁO TRÌNH KỸ THUẬT ĐIỆN TỬ: TRANSISTOR HIỆU ỨNG TRƯỜNG – FET

Chương 4: Transistor hiệu ứng trường - FET CHƯƠNG TRANSISTOR HIỆU ỨNG TRƯỜNG – FET 4.1 KHÁI NIỆM Transistor hiệu ứng trường - FET (Field Effect Transistor) dạng linh kiện bán dẫn tích cực Khác với BJT loại linh kiện điều khiển dòng điện, FET linh kiện điều khiển điện áp FET có ba chân cực cực nguồn (S-Source), cực cổng (G- Gate) cực máng (D- Drain) FET có ưu điểm bật sau đây:  FET có trở kháng vào cao  Nhiễu FET nhiều so với BJT  FET không bù điện áp dịng I = 0, linh kiện chuyển mạch tuyệt vời  FET có độ ổn định nhiệt cao  FET có tần số làm việc cao  Kích thước FET nhỏ BJT nên có nhiều ưu điểm vi mạch Tuy nhiên, nhược điểm hệ số khuếch đại điện áp FET thấp nhiều so với BJT 4.2 TRANSISTOR HIỆU ỨNG TRƯỜNG LOẠI MỐI NỐI – JFET (JUNCTION FET) 4.2.1 Cấu tạo JFET loại linh kiện bán dẫn tích cực, có cực, có hai loại JFET kênh N JFET kênh P, cấu tạo JFET trình bày hình 4.1 Drain(D) Drain(D) kênh p kênh n Gate(G) n p n p n p Gate(G) Source(S) Source(S) (a) Cấu tạo JFET kênh N kênh P D G D G S Kênh N S Kênh P (b) Kí hiệu JFET kênh N kênh P (c) Hình dạng Hình 4.1 Cấu tạo, kí hiệu hình dạng JFET kênh N JFET kênh P 4.2.2 Nguyên lý hoạt động đặc tuyến Volt-Ampe Để JFET hoạt động ta cần phân cực hai mối nối D-S G-S Trang 97 Chương 4: Transistor hiệu ứng trường - FET 4.2.2.1 Xét trường hợp VGS = (ngắn mạch G-S), VDS>0: Hình 4.2 Mạch phân cực cho JFET kênh N với VGS = Với chiều điện áp VDD phân cực hình 4.2, điện tử di chuyển từ cực nguồn S đến cực máng D bị hút phía cực dương nguồn VDD tạo nên dịng điện ID ngược chiều với chiều chuyển động hạt dẫn Dòng điện chạy vào cực D chạy dọc theo kênh dẫn chạy khỏi cực S nên ta ln có: ID = IS (4.1) Vì mối nối P-N cực G cực D phân cực ngược nên ta có IG ≈ (4.2) Hai biểu thức (4.1) (4.2) với trường hợp phân cực hai loại JFET kênh N kênh P Cụ thể hơn, cố định VGS= (VG = VS) điện áp VDS tăng từ 0(V) đến vài (V), tương đương với điện áp phân cực ngược cho mối nối P-N tăng lên Dòng điện ID tăng xác định theo định luật Ohm với VDS Khi VDS tăng lớn bề rộng miền nghèo tăng lên, tiết diện kênh dẫn giảm dần Khi VDS đạt giá trị Vp (pinch off) vùng nghèo phình to chạm điểm tượng thắt kênh xảy hình 4.4 Trong vùng quan hệ ID VDS tuân theo định luật Ohm, kênh dẫn đóng vai trị điện trở nên gọi vùng điện trở (Ohmic) thể đoạn OA hình 4.3 điểm đánh thủng C điểm thắt kênh ID A IDSS mức bão hòa B VGS=0 điện trở kênh dẫn VDS VP Hình 4.3 Đặc tuyến ngõ JFET kênh N VGS= thay đổi VDS> Trang 98 Chương 4: Transistor hiệu ứng trường - FET Hình 4.4 Hiện tượng thắt kênh dẫn Khi VDS tăng vượt qua giá trị VP, điện áp phân cực ngược tăng nên điểm thắt lan rộng phía cực S Bề rộng vùng ngèo giảm lực hút hạt dẫn từ nguồn VDD tăng tạo nên vùng đặc biệt có dịng ID khơng đổi gọi vùng thắt kênh hay vùng bão hòa, tương đương với đoạn AB hình 4.3 Do nói điện áp VDS> VP JFET có đặc tính nguồn dịng ID = IDSS có giá trị khơng phụ thuộc vào VDS, cịn giá trị điện áp VDS phụ thuộc vào tải Nếu VDS tiếp tục lớn mối nối P-N JFET bị đánh thủng, dòng điện ID tăng vọt thể đoạn BC hình 4.3 Kí hiệu IDSS dòng điện cực máng (ID) cực đại trường hợp ngắn mạch G-S VDS>VP Kí hiệu Vp (pinch off voltage) điện áp bắt đầu xảy tượng thắt kênh, gọi điện áp thắt kênh hay điện áp nghẽn kênh 4.2.2.2 Xét trường hợp VGS < 0, VDS > 0: Khi phân cực VGS âm điện áp phân cực ngược mối nối P-N JFET tăng so với trường hợp VGS= Vì tượng thắt kênh xảy sớm VDS= Vp + VGS, thay VDS= VP phân cực VGS= 0, điện trở kênh dẫn tăng nên giá trị dòng ID bão hòa giảm dần tượng đánh thủng xảy sớm Nếu tiếp tục giảm VGS âm dần dịng ID bão hịa giảm dần Khi VGS= -Vp dòng máng ID giảm xuống lúc vùng nghèo mở rộng hồn tồn chốn hết chỗ kênh dẫn Đặc tuyến truyền đạt đặc tuyến ngõ JFET trình bày hình 4.5 ID (mA) ID (mA) IDSS VGS = A VGS1 < A1 VGS2 < B B1 VGS3 < VGS4 < VGS5 < VGS6 < VP a Đặc tuyến truyền đạt VDS b Đặc tuyến ngõ Hình 4.5 Đặc tuyến Vơn-Ampe JFET Trang 99 Chương 4: Transistor hiệu ứng trường - FET 4.2.2.3 Vùng thắt kênh – Vùng bão hòa: Ta thấy rằng, vùng bão hòa giá trị dòng điện ID không phụ thuộc vào VDS mà phụ thuộc vào VGS theo phương trình Shockley Hay nói cách khác ID bị điều khiển VGS  V  I D  I DSS   GS  (4.3) VP   Như vậy, phương trình (4.3) cho thấy mối liên hệ ID VGS không tuyến tính, tạo đường cong tăng theo hàm mũ tăng giá trị VGS Tương tự, đặc tuyến truyền đạt JFET kênh P ngược lại với JFET kênh N 4.2.3 Phân cực cho JFET 4.2.3.1 Mạch phân cực cố định (fixed bias): Mạch phân cực cố định sử dụng JFET kênh N hình 4.6 Trong tụ C1 tụ C2 tụ liên lạc tín hiệu vào tín hiệu Giống mạch phân cực dùng BJT, tụ có chức ngăn dòng DC từ nguồn chiều VDD chạy nguồn tín hiệu Vi (tụ C1), ngăn dịng DC từ nguồn chiều VDD chạy tải (tụ C2), phân tích chế độ DC các tụ điện xem hở mạch RD Vo D Vi G C2 C1 RG S (1) VDD (2) VGG Hình 4.6 Mạch phân cực cố định cho JFET Áp dụng định luật Kirchhoff cho vòng (1) qua hai cực G-S ta được: VGG  I G RG  VGS  Do đặc điểm JFET: IG  VGS  VGG (4.4) Do VGG điện áp cung cấp cố định nên điện áp VGS có giá trị cố định mạch gọi mạch phân cực cố định Từ giá trị VGS tìm (4.4), vào phương trình Shockley ta tìm dịng ID: 2  V   V  I D  I DSS 1  GS   I DSS 1  GG  (4.5) VP  VP    Tiếp theo, áp dụng định luật Kirchhoff cho vòng (2) qua hai cực D-S ta tính VDS viết phương trình đường tải DC (DCLL): VDD  I D RD  VDS  VDS  VDD  I D RD (4.6) Vậy điểm Q xác định Q(VDSQ, ICQ) Ngồi từ (4.6) ta có: V ID   VDS  DD (4.7) RD RD Phương trình (4.7) phương trình đường tải DC (DCLL) mạch biểu diễn hình 4.7 Trang 100 Chương 4: Transistor hiệu ứng trường - FET Hình 4.7 Đường tải DC mạch phân cực cố định cho JFET Việc xác định điểm làm việc tĩnh Q JFET thực cách khác, cụ thể hình 4.8 minh họa việc xác định điểm làm việc tĩnh Q phương pháp đồ thị ID(mA) ID(mA) 10 đường đặc tính linh kiện VDD/RD IDSS đường thẳng VGS=-VGG Q VGS = -1(V) VGS = -2(V) Q VGS = -VGG(V) 0 VDD(V) VGS(V) VDSQ(V) VGSQ=-VGG -4 VGS = 0(V) -2 -8 Vp -6 10 VDS(V) Hình 4.8 Tìm điểm làm việc tĩnh Q phương pháp đồ thị Bước 1: Viết phương trình phân cực dựa vào vịng (1): VGG  I G RG  VGS VGS  VGG Ta có: Đây phương trình có dạng x= const Trên đặc tuyến truyền đạt ta vẽ đường thẳng Giao điểm phương trình phân cực với đặc tuyến truyền đạt cho ta giá trị IDQ Bước 2: Từ phương trình DCLL (4.7b) Vẽ đường tải DCLL đồ thị đặc tuyến ngõ giao điểm DCLL với đặc tuyến ngõ JFET cho ta giá trị VDSQ cần tìm hình 4.8 Qua phân tích mạch phân cực ta thấy IG= nên rõ ràng điện trở RG khơng có tác dụng tín hiệu DC Tuy nhiên RG có tác dụng quan trọng mạch khuếch đại, vấn đề đề cập chi tiết việc phân tích mạch khuếch đại dùng JFET Ví dụ 4.1 Cho mạch điện hình 4.9 Tìm thơng số : Trang 101 Chương 4: Transistor hiệu ứng trường - FET a VGSQ b IDQ c VDS d VD e VG f VS Hình 4.9 Giải ví dụ dùng phương pháp đại số: VGSQ  VGG  2V a c  V   2V  I D  I DSS 1  GS   10mA 1    5.625mA VP   8V   VDS  VDD  I D RD  16V  (5.625mA)(2k )  4.75V d VD  VDS  4.75V e VG  VGS  2V b VS  0V f Giải ví dụ phương pháp đồ thị: Đường cong Shockley đường thẳng VGS = -2 V vẽ hình 4.10 Một điều khó khăn đọc xác giá trị tĩnh dịng cực máng theo đồ thị, giá trị sau tìm đươc 5,6mA hình 4.10 chấp nhận Hình 4.10 a Vì vậy, VGSQ  VGG  2V b I DQ  5.6mA c VDS  VDD  I D RD  16V  (5.6mA)(2k )  4.8V d VD  VDS  4.8V Trang 102 Chương 4: Transistor hiệu ứng trường - FET e VG  VGS  2V VS  0V f Kết khẳng định thực tế dù sử dụng phương pháp đại số phương pháp đồ thì kết thu gần giống Ví dụ 4.2: Tìm điểm làm việc tĩnh Q(ID, VDS) mạch phân cực cho JFET sau: + 16V ID 2,2k G Vi Vo D IDSS = 8mA VP =  4V VDS 1M S 3V Hình 4.11 0 Áp dụng định luật Kirchhoff cho vòng qua mối nối G-S với IG= ID= IS ta được: VGS  I G 1M   3V  3V Thế VGS vào phương trình Shockley:  V   3  I D  I DSS 1  GS   1    0.5mA  4   VP  Áp dụng định luật Kirchhoff cho vòng qua hai cực D-S với ID= IS ta được: VDS  VDD  I D RD  16V  (0.5mA)(2.2k )  14.9V Vậy, điểm làm việc tĩnh Q(0.5mA;14.9V) 4.2.3.2 Mạch tự phân cực: Mạch tự phân cực cho JFET trình bày hình 4.12 Mạch khơng sử dụng nguồn VGG ID RD Vo D Vi G C1 C2 S RG (1) (2) VDD RS Hình 4.12 Mạch tự phân cực cho JFET Áp dụng định luật Kirchhoff cho vịng qua hai cực G-S (vịng 1) hình 4.12 ta được: IG RG  VGS  I S RS  Trang 103 Chương 4: Transistor hiệu ứng trường - FET Do đặc tính JFET: IG  Và ID  IS VGS   I D RS (4.8) Chú ý: Trong trường hợp điện áp VGS hàm biến thiên theo dòng điện ID nên giá trị không cố định với mạch phân cực cố định Thay giá trị điện áp VGS từ phương trình (4.8) vào phương trình Shockley được: 2  V   I R   I R  I D  I DSS 1  GS   I DSS 1  D S   I DSS 1  D S  (4.9) VP  VP   VP    Khai triển đẳng thức từ phương trình (4.9) ta phương trình bậc hai theo biến ID có dạng sau: I D2  k1I D  k2  Giải phương trình hai nghiệm ID chọn nghiệm dựa vào đặc tính JFET kênh N: - V p  VGS  Tiếp theo áp dụng định luật Kirchhoff cho vòng (2) qua hai cực D-S ta tính VDS viết phương trình DCLL: VDD  I D RD  VDS  I D RS  VDS  VDD  I D  RD  RS  (4.10) Vậy điểm Q xác định Q(VDSQ, ICQ) Ngồi từ phương trình ta có: VDD ID   VDS  (4.11) RD  RS RD  RS Đây phương trình đường tải DC (DCLL) mạch biểu diễn hình 4.13 Hình 4.13 Đường tải DC mạch tự phân cực cho JFET Phương pháp vừa trình bày phương pháp toán học, sau trình bày phương pháp đồ thị để xác định dòng điện ID Bước 1: Dựa vào mạch vòng (1), phương trình (4.8) ta có phương trình đường phân cực: I D   VGS RS Đây phương trình có dạng y= ax Trên đặc tuyến truyền đạt ta vẽ đường thẳng Giao điểm phương trình phân cực với đặc tuyến truyền đạt cho ta giá trị IDQ Bước 2: Từ phương trình DCLL (4.11) Vẽ đường tải DCLL đồ thị đặc tuyến ngõ giao điểm DCLL với đặc tuyến ngõ JFET cho ta giá trị VDSQ cần tìm hình 4.14 Trang 104 Chương 4: Transistor hiệu ứng trường - FET ID(mA) ID(mA) 10 IDSS Q IDQ VGS = 0(V) VGS = -1(V) VGS = -2(V) Q VGS(V) VGS = -VGG(V) VDD(V) -4 VDSQ(V) -2 -8 Vp -6 VDD/(RD+RS) 10 VDS(V) Hình 4.14 Tìm điểm làm việc tĩnh Q mạch tự phân cực phương pháp đồ thị Ví dụ 4.3: Sử dụng phương pháp đại số phương pháp đồ thị để tìm điểm làm việc tĩnh Q(VDS, ID) mạch hình sau, biết IDSS= 4mA, Vp = -6V VDD 9V RD 2.2kΩ RG 10MΩ RS 680Ω Hình 4.15 Giải ví dụ dùng phương pháp đại số: Áp dụng định luật Kirchhoff cho vòng qua mối nối G-S với IG= ID= IS ta được: VGS   I D RS  0.68I D Thế VGS vào phương trình Shockley 2  V   I R   I R  I D  I DSS 1  GS   I DSS 1  D S   I DSS 1  D S  VP  VP   VP    2  0.68I D   I D  1   6   Khai triển ta phương trình bậc theo ID: 0.0513I D2  1.91I D   Giải phương trình, nghiệm ID: ID1= 35.22mA  loại ID2= 2.22mA  nhận Vậy ID= 2.22mA VGS= -0.68x2.22= -1.51V Áp dụng định luật Kirchhoff cho vòng qua hai cực D-S với ID= IS ta được: VDS  VDD  I D  RD  RS    2.22(2.2  0.68)  2.61V Trang 105 Chương 4: Transistor hiệu ứng trường - FET Giải ví dụ phương pháp đồ thị: ID(mA) IDSS 2.25 VGS(V) -6 -2.72 -1.5 Hình 4.16 Trên đặc tuyến truyền đạt linh kiện, vẽ đường phân cực V V I D   GS   GS (mA) RS 0.68 Đường thẳng cắt đặc tuyến linh kiện điểm Q có toạ độ khoảng ID= 2.25mA, VGS= -1.5V Áp dụng định luật Kirchhoff cho vòng qua hai cực DS với ID= IS ta được: VDS  VDD  I D  RD  RS    2.25(2.2  0.68)  2.52V Ví dụ 4.4: Cho mạch phân cực JFET Tìm giá trị điện VD Hình 4.17 Phương trình dịng từ điện nguồn 20V đến điện VD: 20 = ID RD + VD Do ID = 6mA, RD = 2KΩ nên: VD = 20 – 6.2 = 8V Trang 106 Chương 4: Transistor hiệu ứng trường - FET Ví dụ 4.5: Tìm điểm tĩnh Q cho mạch điện hình sau nếu: Hình 4.18 a RS = 100 Ω b RS = 10 kΩ Giải: RS = 100 Ω RS = 10 kΩ vẽ hình sau: Hình 4.19 RS = 100 Ω: IDQ ≈ 6.4mA VGSQ = ID.RS ≈ -0.64V b Với RS = 10 kΩ: VGSQ ≈ -4.6V IDQ = VGSQ / RS = 0.46mA Trong thực tế, với giá trị RS nhỏ đường tải mạch điện gần với trục ID, tăng giá trị RS đường tải gần với trục VGS 4.2.3.3 Phân cực dùng cầu phân áp: Mạch phân cực cho JFET dùng cầu phân áp giống mạch áp dụng BJT có dạng hình 4.20 a Với Trang 107 Chương 4: Transistor hiệu ứng trường - FET VDD R1 RD RD Vo Vo Vi Vi C2 C2 (2) C1 C1 RGG R2 RS (1) VGG CS Hình 4.20 Mạch phân cực dùng cầu phân áp RS VDD CS Hình 4.21 Mạch tương đương tính phân cực Áp dụng định lý Thevenin: RGG  R1 / / R2 R2 VGG  VDD R1  R2 Áp dụng Kirchhoff cho mạch vòng (1), mạch vòng G-S VGS  VGG  I S RS  VGG  I D RS ,  I G  0, I D  I S  Thay giá trị điện áp VGS từ (4.12) vào phương trình Shockley được: (4.12) (4.13)   V  I R  R2VDD I D  I DSS 1  GS   I DSS 1   D S  (4.14) VP  VP     R1  R2 VP Tương tự mạch tự phân cực, khai triển (4.13) ta phương trình bậc hai theo biến ID có dạng sau: I D2  k1I D  k2  Giải phương trình hai nghiệm ID chọn nghiệm dựa vào đặc tính JFET kênh N: V p  VGS  Tiếp theo áp dụng định luật Kirchhoff cho vịng (2) qua hai cực D-S ta tính VDS viết phương trình DCLL: VDD  I D RD  VDS  I D RS  VDS  VDD  I D  RD  RS  (4.15) Vậy điểm Q xác định Q(VDSQ, IDQ) Ngồi từ phương trình ta có: VDD ID   VDS  (4.16) RD  RS RD  RS Đây phương trình đường tải DC (DCLL) mạch Hoặc giải đồ thị hình 4.19 Bước 1: Dựa vào mạch vịng (1), phương trình (4.14), ta có phương trình đường phân cực: 1 I D   VGS  VGG RS RS Đây phương trình có dạng y= ax +b Trên đặc tuyến truyền đạt ta vẽ đường thẳng Giao điểm phương trình phân cực với đặc tuyến truyền đạt cho ta giá trị IDQ Bước 2: Từ phương trình DCLL (4.16) Vẽ đường tải DCLL đồ thị đặc tuyến ngõ giao điểm DCLL với đặc tuyến ngõ JFET cho ta giá trị VDSQ cần tìm hình 4.22 Trang 108 Chương 4: Transistor hiệu ứng trường - FET ID(mA) ID(mA) 10 IDSS VDD/(RD+RS) đường phân cực ID=-(VGS-VGG)/RS Q -2 VGSQ VGS(V) VGSQ VDD(V) -4 Q VDSQ(V) Vp -6 IDQ 10 VDS(V) Hình 4.22 Tìm điểm làm việc tĩnh Q mạch phân cực dùng cầu phân áp phương pháp đồ thị Giải: a Theo đặc tuyến FET, ID = IDSS /4 = mA/4 = mA, ta có VGS = VP /2 = -4 V/2 = -2 V Kết đồ thị phương trình Shockley hình 4.23 Hình 4.23 Phương trình mạch điện định nghĩa sau: R2 VGG  VDD  1.82V R1  R2 VGS  VGG  I D RS  1.82V  I D (1.5k ) Khi I D  0mA, VGS  1.82V Khi VGS  0V , I D  1.21mA Kết đường phân cực hình với giá trị tĩnh I DQ  2.4mA VGSQ  1.8V b VD  VDD  I D RD  10.24V Trang 109 Chương 4: Transistor hiệu ứng trường - FET c VS  I D RS  3.6V d VDS  VDD  I D  RD  RS   6.64V VDS  VD  VS  6.64V e Mặc dù yêu cầu, điện áp VDG dễ dàng tính cách VDG  VD  VG  8.42V 4.3 TRANSISTOR HIỆU ỨNG TRƯỜNG LOẠI CỰC CỔNG CÁCH LY – MOSFET MOSFET (Metal Oxide Semiconductor FET) loại transistor trường có cực cửa cách điện với kênh dẫn điện lớp cách điện mỏng Lớp cách điện thường dùng chất oxit nên ta thường gọi tắt transistor trường loại MOS Tên gọi MOS viết tắt từ ba từ tiếng Anh là: Metal - Oxide - Semiconductor MOSFET có loại D-MOSFET (MOSFET kênh có sẵn hay kênh liên tục) E-MOSFET (MOSFET kênh cảm ứng hay kênh gián đoạn) 4.3.1 MOSFET kênh có sẵn D-MOSFET (Deleption MOSFET) 4.3.1.1 Cấu tạo: Cấu tạo kí hiệu MOSFET kênh có sẵn kênh N kênh P trình bày hình 4.24 (a) Cấu tạo D-MOSFET kênh P (b) Kí hiệu (c) Hình dạng Hình 4.24 Cấu tạo, kí hiệu hình dạng D-MOSFET kênh N kênh P 4.3.1.2 Nguyên lý hoạt động đặc tuyến Vôn-Ampe: Khi transistor làm việc, thông thường cực nguồn S nối với đế nối đất nên VS=0 Các điện áp đặt vào chân cực cửa G cực máng D so với chân cực S Nguyên tắc cung cấp nguồn điện cho chân cực cho hạt dẫn đa số chạy từ cực nguồn S qua kênh cực máng D để tạo nên dòng điện ID mạch cực máng Cịn điện áp đặt cực cửa có chiều cho MOSFET làm việc chế độ giàu hạt dẫn chế độ nghèo hạt dẫn Trang 110 Chương 4: Transistor hiệu ứng trường - FET Hình 4.25 Nguyên lý làm việc D-MOSFET kênh N (a) kênh P (b) Nguyên lý làm việc hai loại transistor kênh P kênh N giống có cực tính nguồn điện cung cấp cho chân cực trái dấu Tương tự JFET, dòng điện ID D-MOSFET bị điều khiển điện áp VGS theo phương trình Shockley (4.4)  V  I D  I DSS   GS  VP   ID (mA) ID (mA) VGS3 > VGS2 > A2 A IDSS VGS = VGS1 < A1 B2 VGS1 > B1 B Vùng giàu hạt dẫn kênh Vùng nghèo hạt dẫn kênh VGS2 < VGS3 < VP VDS VDS Hình 4.26 Đặc tuyến truyền đạt đặc tuyến ngõ D-MOSFET Bằng cách thay đổi giá trị khác VGS ta họ đặc tuyến hình 4.26 Trên đặc tuyến ngõ D-MOSFET có vùng làm việc: vùng ngắt, vùng bão hòa, vùng khuếch đại (với Vp điện áp nghẽn, điện áp âm tối thiểu mà tồn dòng ID) Tương tự ta có đặc tuyến D-MOSFET kênh P ngược lại với D-MOSFET kênh N Tóm lại D-MOSFET loại MOSFET kênh có sẵn có hai chế độ nghèo giàu hạt dẫn tuỳ thuộc vào điện áp VGS 4.3.1.3 Phân cực D-MOSFET:  Phân cực dùng cầu phân áp: Mạch phân cực dùng cầu phân áp D-MOSFET giống mạch áp dụng JFET có cấu hình mạch hình 4.27 Trang 111 Chương 4: Transistor hiệu ứng trường - FET ID(mA) +VDD=+18V iD R1 110M 10.67 10 RD 1.8k IDQ 7.6 D iG G R2 10M Q IDSS =6mA VGS(Off)=-3V S iS RS 150 -1 (a) Mạch phân cực VGSQ VGS(Off) -3V VG 1.5 VGS(V) (b) Đường tải DC Hình 4.27 Phân cực D-MOSFET dùng cầu phân áp Áp dụng định lý Thevenin : RGG  R1 / / R2 R2  VDD R1  R2 VGG Điện áp VGS: VGS  VGG  I S RS  VGG  I D RS ,  I G  0, I D  I S  (4.17) Đặc tuyến truyền: 2   V  I R  R2VDD (4.18) I D  I DSS 1  GS   I DSS 1   D S  V    R  R V  V GSoff GSoff GSoff     Tương tự mạch tự phân cực, khai triển phương trình ta phương trình bậc hai theo biến ID có dạng sau: I D2  k1I D  k2  Giải phương trình hai nghiệm ID chọn nghiệm dựa vào đặc tính D-MOSFET kênh N: VGSoff  VGS  Tiếp theo áp dụng định luật Kirchhoff qua hai cực D-S ta tính VDS viết phương trình DCLL: VDD  I D RD  VDS  I D RS  VDS  VDD  I D  RD  RS  (4.19) Vậy điểm Q(VDSQ, IDQ) xác định Ngồi từ phương trình ta có: VDD ID   VDS  (4.20) RD  RS RD  RS Đây phương trình đường tải DC (DCLL) mạch  Phân cực dùng hồi tiếp điện áp: +VDD iD RD RG D iDSS iG G S Hình 4.28 Mạch phân cực D-MOSFET dùng hồi tiếp điện áp Trang 112 Chương 4: Transistor hiệu ứng trường - FET Điện áp VDS = VGS: VGS  VDS  VDD  I D RD ,  I G  0, I D  I S  Đặc tuyến truyền: 2   V  V I R  (4.21) I D  I DSS 1  GS   I DSS 1  DD  D D   V   V VGSoff  GSoff  GSoff   Khai triển phương trình ta phương trình bậc hai theo biến ID có dạng sau: I D2  k1I D  k2  Giải phương trình hai nghiệm ID chọn nghiệm dựa vào đặc tính D-MOSFET kênh N: VGSoff  VGS  Vậy điểm Q(VDSQ, IDQ) xác định Ví dụ 4.6: Cho D-MOSFET kênh N hình 4.29, tính: Hình 4.29 a IDQ VGSQ b VDS Giải: a Đối với đặc tuyến chuyển đổi FET, điểm để vẽ đồ thị định nghĩa ID = IDSS/4 = mA/4 = 1.5 mA VGS = VP/2 = -3 V/2 = -1.5 V Xét giá trị VP đồ thị phương trình Shockley thực tế định nghĩa giá trị VGS tăng nhanh dương, điểm để vẽ định nghĩa VGS = + V Thay vào phương trình Shockley ta có:  V  I D  I DSS 1  GS   10.67 mA VP   Kết đường đặc tuyến hình 4.30: Trang 113 Chương 4: Transistor hiệu ứng trường - FET Hình 4.30 Q trình thực giống mơ tả cho JFET, ta có: 10M x18V VG   1.5V 10M   110 M  VGS  VG  I D RS  1.5V  I D (750) Với I D  0mA ta có VGS  VG  1.5V Với VGS  0V ta có VG  2mA RS Đồ thị đường phân cực hình Điểm hoạt động có giá trị I DQ  3.1mA ID  VGSQ  0.8V b Giá trị điện áp VDS: VDS  VDD  I D  RD  RS   10.1V Ví dụ 4.7: Lặp lại ví dụ 4.6 với RS = 150 Ω: a Điểm để vẽ giống phương trình đường tải Đối với đường phân cực VGS  VG  I D RS  1.5V  I D (150) Với I D  0mA ta có VGS  VG  1.5V Với VGS  0V ta có ID  VG  10mA RS Trang 114 Chương 4: Transistor hiệu ứng trường - FET Hình 4.31 Đường phân cực thể hình Chú ý trường hợp điểm tĩnh có dịng điện cực máng lớn IDSS với trường hơp giá trị VGS dương Kết là: I DQ  7.6mA VGSQ  0.35V b Giá trị điện áp VDS: VDS  VDD  I D  RD  RS   3.18V Ví dụ 4.8: Hãy tính giá trị bên cho mạch điện hình 4.32 Hình 4.32 a IDQ VGSQ b VD Trang 115 Chương 4: Transistor hiệu ứng trường - FET Giải: a Với dạng mạch tự phân cực ta có VGS = -IDRS Giống dạng mạch JFET, thiết lập giá trị VGS bắt buộc phải nhỏ V Vì khơng u cầu vẽ đường đặc tuyến linh kiện với VGS dương, thực sở đặc tuyến thiết bị Điểm để vẽ đường đặc tuyến với VGS < V là: I I D  DSS  2mA V VGS  P  4V Và với VGS > V, VP = -8 V, ta chọn: VGS = +2 V Và:  V  I D  I DSS 1  GS   12.5mA VP   Kết đường đặc tuyến FET vẽ hình 4.33: Hình 4.33 Với đường thẳng phân cực, VGS = V, ID = mA Lựa chọn VGS = -6 V ta có: V I D   GS  2.5mA RS Ta có điểm tĩnh Q là: I DQ  1.7mA VGSQ  4.3V c Giá trị điện áp VD: VDS  VDD  I D RD  9.46V Trang 116