Bài giảng Thiết bị ngoại vi và kĩ thuật ghép nối: Phần 1

Bài giảng Thiết bị ngoại vi và kĩ thuật ghép nối: Phần 1 có nội dung trình bày về cơ sở ghép nối thiết bị ngoại vi; thủ tục trao đổi dữ liệu; xử lý ngắt của nhiều thiết bị ngoại vi; vi mạch xử lý ngắt; ghép nối qua cổng song song; các lệnh vào/ra dữ liệu; khối ghép nối son song đơn giản; ghép nối song song điều khiển bằng chương trình;... Mời các bạn cùng tham khảo!

HỌC VIỆN CƠNG NGHỆ BƯU CHÍNH VIỄN THƠNG TRẦN THỊ THÚY HÀ BÀI GIẢNG THIẾT BỊ NGOẠI VI VÀ KỸ THUẬT GHÉP NỐI Hà nội, 2014 HÀ NỘI – 2014 MỤC LỤC MỤC LỤC MỤC LỤC HÌNH VẼ .4 MỞ ĐẦU CHƯƠNG CƠ SỞ GHÉP NỐI THIẾT BỊ NGOẠI VI 1.1 Giới thiệu chung 1.1.1 Cấu trúc hệ thống 1.1.2 Chức khối ghép nối .9 1.2 Thủ tục trao đổi liệu 11 1.2.1 Chế độ trao đổi liệu máy tính 11 1.2.2 Các loại ngắt .12 1.2.3 Xử lý ngắt nhiều thiết bị ngoại vi .16 1.2.4 Vi mạch xử lý ngắt 17 CÂU HỎI ÔN TẬP .19 CHƯƠNG GHÉP NỐI QUA CỔNG SONG SONG 20 2.1 Ghép nối qua cổng song song 20 2.1.1 Giới thiệu chung cổng song song 20 2.1.2 Các ghi cổng song song 21 2.2 Các lệnh vào/ra liệu 24 2.2.1 Các lệnh vào / hợp ngữ 24 2.2.2 Các lệnh vào / Turbo C 24 2.3 Khối ghép nối song song đơn giản 25 2.3.1 Cửa vào đơn giản 25 2.3.2 Cửa đơn giản 26 2.3.3 Cửa vào có đối thoại 27 2.3.4 Cửa đơn giản có đối thoại .29 2.4 Ghép nối song song điều khiển chương trình 30 2.4.1 Sơ đồ khối chức khối 8255A 30 2.4.2 Chế độ làm việc 8255A 32 2.5 Ví dụ 43 CÂU HỎI ÔN TẬP .45 CHƯƠNG GHÉP NỐI QUA CỔNG NỐI TIẾP 47 3.1 Giới thiệu chung trao đổi liệu nối tiếp .47 3.1.1 Nguồn gốc 47 3.1.2 Ưu, nhược điểm giao diện nối tiếp RS232 48 3.1.3 Đặc điểm chuẩn RS232 48 3.1.4 Thủ tục trao đổi liệu .49 3.2 Một số chuẩn ghép nối .50 3.2.1 RS422 50 3.2.2 Chuẩn RS423A 51 3.2.3 Chuẩn RS485 51 3.2.4 So sánh chuẩn ghép nối 52 3.3 Lập trình cho cổng RS-232 54 3.3.1 Bộ truyền nhận không đồng vạn 8250 54 3.3.2 Các ghi UART 8250 56 3.3.3 Lập trình cho cổng RS-232 62 3.3.4 Giao tiếp Two-Wire I2C .66 3.3.5 Giao tiếp SPI .69 3.4 Cổng USB 71 3.4.1 Chuẩn USB 71 3.4.2 Đầu nối cáp nối 71 3.4.3 Mô tả hệ thống 73 3.4.4 Cấu trúc thành phần 73 3.5 Đo tạo thời gian xác chip PIT – 8253/54 75 3.5.1 Giới thiệu chung 75 3.5.2 Cấu tạo PIT – 8253/54 76 3.5.3 Lập trình cho 8253 77 3.5.4 Ghép nối PIT 8253/54 81 3.6 Ví dụ 81 CÂU HỎI ÔN TẬP .84 CHƯƠNG GHÉP NỐI SỐ - TƯƠNG TỰ, TƯƠNG TỰ - SỐ 87 4.1 Tổng quan 87 4.2 Bộ biến đổi số-tương tự (DAC) 87 4.3 Các tham số biến đổi D/A 88 4.4 Ghép nối biến đổi D/A với máy tính 89 4.5 Lập trình cho DAC 90 4.6 Bộ biến đổi tương tự - số (ADC) .91 4.6.1 Tham số đặc trưng ADC 91 4.6.2 Bộ biến đổi A/D kiểu so sánh song song 92 4.6.3 Bộ biến đổi A/D theo phương pháp đếm 92 4.6.4 Bộ biến đổi A/D theo phương pháp xấp xỉ liên tiếp 93 4.6.5 Bộ biến đổi A/D hai sườn xung 94 4.6.6 Ghép nối biến đổi A/D với máy tính .95 4.6.7 Lập trình cho ADC .96 4.7 Ví dụ 97 CÂU HỎI ÔN TẬP .97 TÀI LIỆU THAM KHẢO 99 MỤC LỤC HÌNH VẼ Hình 1 Sơ đồ khối chức hệ máy tính Hình Các chế độ trao đổi liệu 12 Hình Phân loại ngắt 13 Hình Sơ đồ chân 8259A .18 Hình Sơ đồ khối 8259A 19 Hình 2.1 Sơ đồ kết nối máy tính máy in 21 Hình 2.2 Sơ đồ định dạng ghi liệu 22 Hình 2.3 Sơ đồ định dạng ghi trạng thái 22 Hình 2.4 Sơ đồ định dạng ghi điều khiển 23 Hình 2.5 Sơ đồ cửa vào đơn giản 26 Hình 2.6 Sơ đồ cửa đơn giản .27 Hình 2.7 Sơ đồ cửa vào có đối thoại thiết bị ngoại vi .28 Hình 2.8 Sơ đồ cửa có đối thoại thiết bị ngoại vi 29 Hình 2.9 Sơ đồ chân sơ đồ kết nối 8255A .30 Hình 2.10 Sơ đồ ghép nối 8255A với thiết bị ngoại vi 32 Hình 2.11 Sơ đồ định dạng từ điều khiển 32 Hình 2.12 Các chế độ hoạt động ghi điều khiển 33 Hình 2.13 Sơ đồ định dạng từ điều khiển 34 Hình 2.14 Các cấu hình hoạt động Mode 36 Hình 2.15 Sơ đồ minh họa từ lệnh điều khiển dùng chế độ vào 38 Hình 2.16 Đồ thị thời gian chế độ vào mơ tả q trình đọc .38 Hình 2.17 Sơ đồ minh họa từ lệnh điều khiển dùng chế độ 39 Hình 2.18 Đồ thị thời gian chế độ mơ tả q trình ghi 39 Hình 2.19 Sơ đồ minh họa từ lệnh hoạt động mode 40 Hình 2.20 Sơ đồ minh họa từ lệnh hoạt động mode 41 Hình 2.21 Sơ đồ minh họa chế độ hoạt động từ lệnh điều khiển 43 Hình 2.22 Hình vẽ ví dụ 44 Hình 3.1 Sơ đồ định dạng ghi điều khiển đường truyền LCR 57 Hình 3.2 Sơ đồ định dạng ghi trạng thái đường truyền LSR 59 Hình 3.3 Sơ đồ định dạng ghi cho phép ngắt IER 60 Hình 3.4 Sơ đồ ghép nối với 8250 .62 Hình 3.5 Sơ đồ chân UART 8250 64 Hình 3.6 Sơ đồ khối 8250 65 Hình 3.7 Một mạng TWI .67 Hình 3.8 Quá trình truyền bit liệu I2C .68 Hình 3.9 Lưu đồ thuật tốn q trình truyền nhận liệu I2C 68 Hình 3.10 Giao diện SPI .70 Hình 3.11 Truyền nhận liệu SPI .71 Hình 3.12 Cấu trúc cổng USB .72 Hình 3.13 Sơ đồ tổng quát hệ thống 73 Hình 3.14 Sơ đồ giao tiếp cổng USB với điều khiển trung tâm (kit Arduino) 75 Hình 3.15 Sơ đồ khối sơ đồ chân PIT 8253/54 76 Hình 3.16 Định dạng từ điều khiển 78 Hình 3.17 Ghép nối 8253/54 với PC qua khe cắm ISA 81 Hình 4.1 Sơ đồ cấu trúc hệ thống điều khiển tự động .87 Hình 4.2 Bộ biến đổi D/A 88 Hình 4.3 Mạch biến đổi D/A kiểu R-2R 88 Hình 4.4 Điều khiển DAC máy tính 90 Hình 4.5 Ghép nối vi xử lý với DAC 16 bit 90 Hình 4.6 Bộ biến đổi A/D song song 92 Hình 4.7 Bộ biến đổi A/D theo phương pháp đếm 93 Hình 4.8 Bộ biến đổi A/D theo phương pháp đếm 94 Hình 4.9 Bộ biến đổi A/D hai sườn xung .95 Hình 4.10 Sơ đồ ghép nối ADC với vi xử lý 96 Hình 4.11 Nối ghép ADC 804 với 8255 97 MỤC LỤC BẢNG Bảng 1 Bảng chức chân ghi trạng thái 22 Bảng Bảng chức chân ghi điều khiển .23 Bảng Bảng chức 8255A Error! Bookmark not defined Bảng Bảng điều khiển đọc/viết 8255A Error! Bookmark not defined Bảng 2.1 Bảng chức chân ghi trạng thái .22 Bảng 2.2 Bảng chức chân ghi điều khiển 23 Bảng 2.3 Bảng lệnh vào/ra 24 Bảng 2.4 Bảng lệnh vào/ra 24 Bảng 2.5 Bảng chức 8255A 31 Bảng 2.6 Bảng điều khiển đọc/viết 8255A 31 Bảng 3.1 Bảng so sánh chuẩn ghép nối 52 Bảng 3.2 Bảng mô tả ghi UART .56 Bảng 3.3 Bảng mô tả chức ghi điều khiển MODEM 61 Bảng 3.4 Bảng mô tả chức ghi trạng thái MODEM 61 Bảng 3.5 Các lệnh 8250 65 Bảng 3.6 Sắp xếp chân cổng USB 72 Bảng 3.7 Bảng chế độ hoạt động 8253 77 Bảng 3.8 Tóm tắt hoạt động xung cửa GATE 8253/54 79 Bảng 3.9 Định dạng từ điều khiển 80 Bảng 3.10 Định dạng cho lệnh đọc ghi điều khiển 81 Bảng 3.11 Định dạng byte trạng thái 81 MỞ ĐẦU Công nghệ thông tin truyền thơng kỹ thuật máy tính có thời gian dài xây dựng phát triển Hiện nay, máy tính đưa vào ứng dụng lĩnh vực khoa học kỹ thuật xã hội Máy tính ngày phát triển tính hoạt động, ứng dụng với kích thước ngày nhỏ Nghiên cứu, phát triển hệ thống thiết bị ngoại vi kỹ thuật ghép nối máy tính với thiết bị khác triển khai tất trường đại học công nghệ, kỹ thuật giới Các kỹ thuật ghép nối máy tính phát triển từ bước với kỹ thuật giao thức kết nối UART, RS232, RS485, LPT, IEEE 1394, USB 1.0, USB 2.0, USB 3.0, VGA, DVI, HDMI, Wifi, bluetooth, thơng dụng máy tính; kết nối song song, nối tiếp, I2C, SPI, ADC, DAC, timer, interrupt chip thông dụng Giảng dạy lý thuyết, thực hành định hướng nghiên cứu tương lai cho sinh viên học sử dụng kiến thức học kỹ thuật ghép nối máy tính thiết bị ngoại vi quan trọng có nhu cầu lớn xã hội Môn học môn học tương đương giảng dạy rộng rãi trường kỹ thuật công nghệ nước như: Đại học Bách khoa Hà Nội, Đại học Công nghệ, Đại học Quốc gia Hà nội nhiều trường khác Các sinh viên trường giảng dạy lý thuyết kết hợp với thực hành dựng sẵn Sau đó, sinh viên làm quen với tập lớn, tập lớn tự thiết kế, chế tạo mạch đơn giản kết nối PC, MCU với mạch điện, hệ thống điều khiển, thu thập liệu truyền tin cụ thể Môn học ’Thiết bị ngoại vi kỹ thuật ghép nối ’ giảng dạy cho sinh viên trường đại học hàng đầu giới khu vực như: MIT, UIUC, NUS, NTU CHƯƠNG CƠ SỞ GHÉP NỐI THIẾT BỊ NGOẠI VI 1.1 Giới thiệu chung 1.1.1 Cấu trúc hệ thống Máy vi tính có thành phần vi xử lý, gồm có khối chức hình 1.1 Khối xử lý trung tâm CPU (Central Processing Unit) Khối chế tạo mạch vi điện tử có độ tích hợp cao Khối Bộ nhớ hay gọi nhớ gồm có nhớ bán dẫn ROM RAM có tốc độ truy cập nhanh dùng để chứa chương trình điều khiển hoạt động hệ thống Khối mạch ghép nối vào / mạch điện tử cho phép CPU liên lạc với thiết bị ngoại vi bàn phím, hình, ổ đĩa, chuột…hoặc thiết bị ngoại vi biến đổi số - tương tự DAC, tương tự - số ADC, mạch vào/ra số I/O Khối đồng hồ hệ thống (system clock) khối tạo xung clock để trì hoạt động đồng hoạt động CPU với phận liên quan Ngồi ra, máy tính cịn cài sẵn hệ điều hành để điều hành chức hệ thống máy tính BỘ NHỚ CHÍNH RAM ROM BUS HỆ THỐNG CPU GHÉP NỐI VÀO GHÉP NỐI RA THIẾT BỊ VÀO THIẾT BỊ RA Bàn phím Chuột Máy qt Ổ đĩa Màn hình Máy in Máy vẽ Ổ đĩa CÁC THIẾT BỊ NGOẠI VI Hình 1 Sơ đồ khối chức hệ máy tính 1.1.2 Chức khối ghép nối Máy tính PC xuất xưởng người sử dụng nâng cấp, mở rộng cấu hình cách ghép nối thêm card mở rộng thiết bị ngoại vi Các nhà sản xuất máy tính dự trữ sẵn rãnh cắm mở rộng mạch chính, cổng ghép nối: song song (LPT), nối tiếp (COM) Đây vị trí mà kỹ thuật ghép nối máy tính tác động vào Nhờ có kỹ thuật ghép nối máy tính mà khả máy tính mở rộng thêm nhiều: ví dụ xây dựng hệ thống đo lường hoàn toàn tự động Để ghép nối máy tính với thiết bị ngoại vi có bốn khả để lựa chọn: - Ghép nối qua cổng máy in hay gọi cổng song song - Ghép nối qua cổng RS 232 hay gọi cổng nối tiếp - Ghép nối qua rãnh cắm mở rộng mạch - Ghép nối qua cổng USB Nhiệm vụ khối ghép nối phối hợp trao đổi tin máy tính thiết bị ngoại vi mức cơng suất tín hiệu, dạng tin, tốc độ phương thức trao đổi Phối hợp mức cơng suất tín hiệu: - Mức tín hiệu máy tính thường mức (0V, 5V) thiết bị ngoại vi  15V,  48V - Công suất máy tính thường nhỏ (cỡ chục mA), thiết bị ngoại vi cần có cơng suất lớn Khối ghép nối phải biến đổi công suất để phù hợp (khuếch đại đường dây, khuếch đại công suất) Phối hợp dạng tin: - Tin tức trao đổi máy tính ln song song, truyền theo bit, 16 bit, 32 bit, 64 bit - Tin thiết bị ngoại vi song song nối tiếp Khi trao đổi song song thường bit 16 bit Phối hợp tốc độ trao đổi thông tin: - Máy tính thường hoạt động với tốc độ cao (cỡ 100MHz), thiết bị ngoại vi thường hoạt động chậm nên khối ghép nối nhận tin nhanh từ máy tính truyền tin chậm cho thiết bị ngoại vi để giải phóng máy tính thực thi nhiệm vụ khác 2.4.2 Chế độ làm việc 8255A Hình 2.10 Sơ đồ ghép nối 8255A với thiết bị ngoại vi Vi mạch 8255 có ba chế độ hoạt động (Mode) chọn phần mềm Sau Reset tất cổng 8255A đặt chế độ vào (tức 24 chân cổng A, B, C trạng thái Z cao) Trong trình chạy chương trình, lệnh viết địa ghi từ điều khiển chọn chế độ hoạt động tùy ý 2.4.2.1 Định dạng từ điều khiển  Chế độ viết từ điều khiển (D7 = 1) D7 D6 D5 D4 D3 D2 D1 D0 Nhóm B Nibble thấp C (PC3-PC0): = ra, = vào Cảng B: = ra, = vào Chế độ : = chế độ 0, = chế độ Nhóm A Nibble cao C (PC7-PC4): = ra, = vào Cảng A: = ra, = vào Chế độ : 00 = chế độ 0, 01 = chế độ 1, 1x = chế độ Hình 2.11 Sơ đồ định dạng từ điều khiển - Mode : Chế độ vào/ - Mode : Chế độ vào/ có hội thoại (Strobe Input/Output) - Mode : Chế độ vào/ bus hai chiều Tùy theo từ điều khiển ghi vào ghi điều khiển khởi động cho vi mạch mà ta có chế độ làm việc chiều trao đổi liệu cổng A, B, C khác Khi tín hiệu RESET tất cổng đưa trạng thái cổng vào (Input port) nghĩa tất 24 đường ba cổng trạng thái trở kháng cao) 32 Sau tín hiệu RESET 8255 trì trạng thái khơng có thiết lập trạng thái bổ xung Trong trình thực chương trình hệ thống, chế độ khác chọn nhờ sử dụng lệnh OUT BUS ĐỊA CHỈ BUS ĐIỀU KHIỂN BUS DỮ LIỆU A0-A1 D7-D0 RD WR MODE  8255 C B I/O A I/O PB7-PB0 PC3-PC0 MODE  PC7-PC4 C B I/O PB7-PB0 I/O A CONTROL CONTROL OR I/O OR I/O MODE  C B I/O CONTROL I/O PA7-PA0 A PB7-PB0 I/O PA7-PA0 I/O PA7-PA0 HAI HƯỚNG Hình 2.12 Các chế độ hoạt động ghi điều khiển 2.4.2.2 Chức xoá bit lập bit (single bit set/reset ) Bất bit bit cổng C thiết lập xoá nhờ sử dụng lệnh ghi ghi điều khiển bit phù hợp Như cổng C dùng để điều khiển, ghi trạng thái cho cổng A cổng B bit cổng C xố thiết lập nhờ sử dụng lệnh xoá, thiết lập bit cổng C cổng liệu Từ điều khiển hoạt động chế độ sau : 33 TỪ ĐIỀU KHIỂN D7 D6 D5 D4 D3 D2 D1 D0 BIT SET/RESET = SET = RESET Don’t care 0 0 1 0 1 0 1 1 B0 B1 B2 BIT SET/RESET FLAG = ACTIVE Hình 2.13 Sơ đồ định dạng từ điều khiển 2.4.2.3 Chức điều khiển ngắt (Interrupt control) Khi 8255 lập trình hoạt động mode mode tín hiệu điều khiển sử dụng yêu cầu ngắt tới CPU Tín hiệu yêu cầu ngắt tạo cổng C bị cấm hay phép nhờ xoá hay xác lập mạch lật INTE sử dụng chức lập xoá bit nêu Chức cho phép người lập trình cho phép không cho phép thiết bị I/O ngắt CPU mà không gây ảnh hưởng tới thiết bị khác cấu trúc ngắt 2.4.2.4 Các chế độ Các cổng A, B, C hoạt động chế độ 0, khác 1/ Mode (Basic input/output) Ðây chế độ vào vi mạch, đảm bảo liệu đưa ghi vào cổng riêng biệt Trong chế độ này, vi mạch có chức sau : - Vi mạch hoạt động gồm hai cổng bit hai cổng bit - Các cổng cổng vào cổng - Các tín hiệu chốt lại - Các tín hiệu vào khơng chốt Trong chế độ 8255 có 16 cấu hình hoạt động vào/ra: 34 TỪ ĐIỀU KHIỂN # TỪ ĐIỀU KHIỂN # D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 0 0 0 0 0 0 A C D7 – D0 PA7-PA0 PC3-PC0 C D7 – D0 PB7-PB0 PA7-PA0 PC7-PC4 B A PC7-PC4 PC3-PC0 B PB7-PB0 TỪ ĐIỀU KHIỂN # TỪ ĐIỀU KHIỂN # D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 0 0 1 0 0 1 A C D7 – D0 PC7-PC4 PC7-PC4 PC3-PC0 B PB7-PB0 PA7-PA0 C D7 – D0 PC3-PC0 B A PA7-PA0 PB7-PB0 TỪ ĐIỀU KHIỂN # TỪ ĐIỀU KHIỂN # D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 0 0 0 0 A C D7 – D0 B A PA7-PA0 PC7-PC4 C D7 – D0 PC3-PC0 B PB7-PB0 PA7-PA0 PC7-PC4 PC3-PC0 PB7-PB0 TỪ ĐIỀU KHIỂN # TỪ ĐIỀU KHIỂN # D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 0 1 0 1 A D7 – D0 C B 4 A PA7-PA0 PC7-PC4 D7 – D0 PC3-PC0 C B PB7-PB0 35 4 PA7-PA0 PC7-PC4 PC3-PC0 PB7-PB0 TỪ ĐIỀU KHIỂN # TỪ ĐIỀU KHIỂN # D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 0 0 0 0 0 A C D7 – D0 B A PA7-PA0 PC7-PC4 C D7 – D0 PC3-PC0 4 B PB7-PB0 PA7-PA0 PC7-PC4 PC3-PC0 PB7-PB0 TỪ ĐIỀU KHIỂN # 11 TỪ ĐIỀU KHIỂN # 10 D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 0 0 1 0 0 1 A C D7 – D0 B A PA7-PA0 PC7-PC4 C D7 – D0 PC3-PC0 4 B PB7-PB0 PA7-PA0 PC7-PC4 PC3-PC0 PB7-PB0 TỪ ĐIỀU KHIỂN # 13 TỪ ĐIỀU KHIỂN # 12 D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 0 1 0 0 1 0 A C D7 – D0 B A PA7-PA0 PC7-PC4 C D7 – D0 PC3-PC0 4 B PB7-PB0 PA7-PA0 PC7-PC4 PC3-PC0 PB7-PB0 TỪ ĐIỀU KHIỂN # 15 TỪ ĐIỀU KHIỂN # 14 D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 0 1 1 0 1 1 A D7 – D0 C B 4 A PA7-PA0 PC7-PC4 PC3-PC0 D7 – D0 C B PB7-PB0 Hình 2.14 Các cấu hình hoạt động Mode 2/ Mode (Strobe input/output) 36 4 PA7-PA0 PC7-PC4 PC3-PC0 PB7-PB0 Trong chế độ cổng A cổng B sử dụng đường dây tín hiệu cổng C để tạo tiếp nhận tín hiệu hội thoại (hanshaking signal) nghĩa trình trao đổi liệu cổng dùng tín hiệu hội thoại Các chức Mode - Vi mạch hoạt động gồm hai nhóm ,nhóm A nhóm B - Mỗi nhóm chứa cổng bit cổng điều khiển bit - Cổng bit cổng vào, cổng ra, hai cổng vào cổng chốt - Các cổng bit sử dụng để điều khiển xác định trạng thái cổng bit Các tín hiệu điều khiển vào dùng chế độ vào : /STB (Strobe input): Mức thấp tín hiệu vào cho phép liệu đọc vào IBF (Input Buffer Full): Mức cao tín hiệu ra liệu ghi vào cổng chốt, chất tín hiệu xác nhận Tín hiệu IBF xác lập tín hiệu STB mức thấp khởi tạo lại có sườn dương đầu vào RD INTR ( Interrupt Request ): Mức cao tín hiệu sử dụng để yêu cầu ngắt tới CPU Khi thiết bị vào yêu cầu phục vụ, tín hiệu INTR xác lập tín hiệu STB =1 Tín hiệu IBF=1 INTE =1: Tín hiệu khởi tạo lại sườn âm tín hiệu RD Chức cho phép thiết bị vào yêu cầu ngắt tới CPU cách đơn giản cách đưa liệu cổng Các từ lệnh điều khiển 37 TỪ ĐIỀU KHIỂN TỪ ĐIỀU KHIỂN D7 D6 D5 D4 D3 1 1/0 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 1 D0 PC 6, 1= INPUT 0=OUTPUT PA7-PA0 MODE1 (PORT A) INTE A MODE1 (PORT B) STBA PC4 PC5 IBFA PC3 RD PC6,7 INTRA PA7-PA0 INTE B STBB PC2 PC1 PC0 IBFB INTR B RD I/0 Hình 2.15 Sơ đồ minh họa từ lệnh điều khiển dùng chế độ vào Đồ thị thời gian chế độ vào minh họa hình 2.16 500 STB IBF tRIB tSIB tSIB 300 300 300 INTR tRIT 400 RD tpH 180 INPUT tpS Hình 2.16 Đồ thị thời gian chế độ vào mơ tả q trình đọc Các tín hiệu điều khiển dùng chế độ /OBF ( Output Bufer Full F/F): Tín hiệu OBF chuyển mức thấp để thông báo CPU ghi liệu cổng xác định Tín hiệu OBF F/F xác lập sườn lên tín hiệu WR bị xố tín hiệu vào ACK mức thấp /ACK (Acknowledge Input ): Mức thấp tín hiệu vào thơng báo cho 8255 liệu từ cổng A cổng B chấp nhận Về chất tín hiệu trả lời từ thiết bị ngoại vi thơng báo nhận liệu gửi tới từ CPU 38 INTR (Interrupt Request ): Mức cao tín hiệu sử dụng để yêu cầu ngắt CPU thiết bị nhận liệu truyền từ CPU Tín hiệu INTR xác lập tín hiệu ACK = "1", OBF = "1" INTE ="1" Tín hiệu khởi tạo lại sườn âm tín hiệu WR Các từ lệnh chế độ sau : TỪ ĐIỀU KHIỂN TỪ ĐIỀU KHIỂN D7 D6 D5 D4 D3 1 1/0 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 PC 4, 1= INPUT 0=OUTPUT PA7-PA0 MODE1 (PORT A) INTE A MODE1 (PORT B) OBFA PC4 PC5 ACKA PC3 PA7-PA0 OBFB INTE B PC2 PC1 ACKA PC0 INTRA INTR B WR WR PC6,7 I/0 Hình 2.17 Sơ đồ minh họa từ lệnh điều khiển dùng chế độ Ðồ thị thời gian chế độ hoạt động sau : WR tAOB OBF tWOB 350 650 INTR tWIT 850 tAK 300 ACK tAIT 350 OUTPUT tWB 350 Hình 2.18 Đồ thị thời gian chế độ mơ tả q trình ghi 39 D0 Trong mode 1, hai cổng A B lập trình cách riêng biệt cổng vào cổng để hoạt động ứng dụng vào /ra có hội thoại khác Các từ lệnh hoạt động chế độ sau TỪ ĐIỀU KHIỂN TỪ ĐIỀU KHIỂN D7 D6 D5 D4 D3 D2 D1 1 1/0 D0 D7 D6 D5 D4 D3 D2 D1 1 1/0 1 PC 4, 1= INPUT 0=OUTPUT PC 6, 1= INPUT 0=OUTPUT PA7-PA0 PA7-PA0 PC4 PC5 PC3 PC6,7 WR RD RD PA7-PA0 D0 PC4 PC5 PC3 PC6,7 STBA IBFA INTRA I/0 PA7-PA0 PC1 PC2 PC0 WR OBFA ACKA INTRB PC1 PC2 PC0 STBB IBFB INTRB I/0 OBFA ACKA INTRB PORT A – STROBE OUTPUT PORT B – STROBE INPUT PORT A – STROBE INPUT PORT B – STROBE OUTPUT Hình 2.19 Sơ đồ minh họa từ lệnh hoạt động mode 3/ Mode ( Strobed bi-directional Bus I/O) Chế độ hoạt động cung cấp khả trao đổi liệu với thiết bị ngoại vi sử dụng đường truyền bit để vừa truyền vừa nhận liệu (Bus vào/ra hai chiều) Các tín hiệu hội thoại dùng chế độ để điều khiển việc truyền liệu tương tự mode Các chức Mode Trong chế độ có nhóm A sử dụng Cổng A cổng vào/ hai chiều bit Các tín hiệu vào/ra chốt lại bit cổng C sử dụng làm cổng điều khiển, trạng thái cho cổng A bit Các tín hiệu điều khiển /OBF (Output buffer full): Tín hiệu OBF mức thấp thông báo CPU dã liệu cổng A /ACK (Acknowledge): Mức thấp tín hiệu vào cho phép đệm bus liệu cổng A gửi liệu Ngược lại, đệm trạng thái trở kháng cao INTE (Tín hiệu INTE phối hợp với tín hiệu OBF) Ðiều khiển việc lập bit xoá bit PC4 Các tín hiệu điều khiển vào 40 /STB (Srobe input): Mức thấp tín hiệu vào đọc liệu vào cổng vào chốt IBF ( Input bufer Full ): Mức cao tín hiệu ra tín hiệu ghi vào cổng vào chốt INTE2 ( Tín hiệu INTE phối hợp với tín hiệu IBF): Ðiều khiển việc xố /lập bit PC4 Các từ lệnh hoạt động chế độ sau : TỪ ĐIỀU KHIỂN MODE D7 D6 1 D5 D4 D3 D2 D1 D0 1/0 1/0 1/0 PC3 PA7-PA0 PC - 1= INPUT 0=OUTPUT INTRA PC7 PC6 OBFA ACKA INTE PC4 PC5 STBA IBFA RD INTE PORT B 1= INPUT 0=OUTPUT GROUP B MODE 1= INPUT 0=OUTPUT WR PC2-0 I/0 Hình 2.20 Sơ đồ minh họa từ lệnh hoạt động mode 4/ Kết hợp chế độ hoạt động Ngoài việc hoạt động riêng rẽ theo chế độ, 8255 cịn có khả hoạt động đồng thời kết hợp chế độ tất bit cổng C sử dụng để điều khiển dành cho trạng thái Các bit cịn lại sử dụng để thực chức sau : Khi lập trình đường vào tín hiệu : Tất đường vào tín hiệu truy cập suốt q trình đọc cổng C thơng thường Như hình vẽ minh hoạ sau : 41 42 TỪ ĐIỀU KHIỂN - MODE VÀ MODE (INPUT) D7 D6 1 D5 D4 D3 TỪ ĐIỀU KHIỂN - MODE VÀ MODE (OUTPUT) D2 D1 D0 D7 D6 1/0 1 D5 D4 D3 D2 D1 D0 0 1/0 PC 2-0 1= INPUT 0=OUTPUT RD WR PA7-PA0 PC 2-0 1= INPUT 0=OUTPUT RD OBFA ACKA PC7 PC6 PC4 PC5 PC3 PC2- PB7-PB0 STBA IBFA INTRA I/0 WR PA7-PA0 OBFA ACKA PC7 PC6 PC4 PC5 PC3 PC2- PB7-PB0 STBA IBFA INTR A I/0 Hình 2.21 Sơ đồ minh họa chế độ hoạt động từ lệnh điều khiển Khi lập trình đường tín hiệu Các bit số bit cao cổng C (PC7- PC4) phải truy cập cách riêng rẽ cách sử dụng chức xoá /lập bit Các bit số bit thấp cổng C truy cập chức xố /lập bit dùng bit tương ứng ghi cổng C Ðọc trạng thái cổng C Trong mode 0, cổng C truyền liệu tới từ thiết bị ngoại vi Khi 8255 lập trình hoạt động mode mode 2, cổng C sử dụng để tạo nhận tín hiệu hội thoại trao đổi với thiết bị ngoại vi Ðọc nội dung cổng C cho phép người lập trình kiểm tra trạng thái thiết bị ngoại vi điều khiển trình trao đổi liệu Khơng có lệnh đặc biệt dùng để đọc thông tin trạng thái từ cổng C mà có thao tác đọc thơng thường thực chức 2.5 Ví dụ Ví dụ 1: Cho hình sau với cấu hình portA đầu vào, portB đầu tất bit portC đầu a) Tìm địa port gán cho A, B, C ghi điều khiển b) Tìm byte (word) điều khiển cho cấu hình c) Lập trình cho port cho đầu vào liệu từ port A gửi cho port B C 43 D0 D7 D0 D7 A B A0 A1 A0 A1 A2 CL CU A7 Hình 2.22 Hình vẽ ví dụ Giải: a) Địa port gán cho A, B, C ghi điều khiển: /CS A1 A0 Address Port 0101 00 0 50H Port A 0101 00 51H Port B 0101 00 52H Port C 0101 00 1 53H Thanh ghi điều khiển b) Byte (word) điều khiển cho cấu hình này: D7 D6 D5 D4 D3 D2 D1 D0 0 0 0 active Mode A vào C B C Byte điều khiển có giá trị = 90H hay 1001 0000 c) Chương trình: MOV AL,90H ; byte điều khiển PA = in, PB = out, PC = out OUT 53H,AL ; gửi đến ghi điều khiển IN AL,50H ; gửi liệu từ PA OUT 51H,AL ; gửi đến PB OUT 50H,AL ; gửi đến PC 44 CÂU HỎI ƠN TẬP Cho hình sau với cấu hình portA đầu ra, portB đầu vào PC0-PC3 đầu vào; PC4-PC7 đầu a) Tìm địa port gán cho A, B, C ghi điều khiển b) Tìm byte (word) điều khiển cho cấu hình c) Lập trình cho 8255 để nhận liệu từ port B gửi sang port A Đồng thời lấy liệu từ PCL gửi cho PCU D0 D7 D0 D7 A B A2 A0 A1 A0 A1 CL CU A7 Lập trình PC4 8255 để tạo xung có độ rộng 50ms với độ lấp đầy 50% D0 D7 A2 A0 A1 A0 A1 PC4 A7 Lập chương trình cho 8255 để thực đếm số hệ mười từ đến 255 (00h đến FFh) viết chúng cổng A với thời gian giây lần đếm (Cho địa portA = 300) Lập chương trình cho 8255 để thực đọc byte từ cổng A viết byte cổng C Nếu phím nhấn tất bit cổng A chương trình kết thúc (Cho địa portA = 300) Viết chương trình cho 8255 để xuất cổng A hai số BCD tương ứng với số thập phân từ đến 99 (Cho địa portA = 300) Viết chương trình cho 8255 để kiểm tra thông báo hình máy vi tính giá trị bit cổng A chế độ mode vào (Cho địa portA = 300) Một đèn điều khiển giao thông đơn giản lắp bit cổng C Hãy viết chương trình cho 8255 để điều khiển đèn theo quy luật sau: 45 - Đèn vàng sáng sau đèn xanh, đèn đỏ sáng sau đèn vàng đèn xanh sáng sau đèn đỏ - Mỗi đèn sáng phút - Các đèn sáng mức logic bit tương ứng - Hệ tắt hết đèn ngừng hoạt động bit PA7 (Cho địa portA = 300) 46 ... CHƯƠNG CƠ SỞ GHÉP NỐI THIẾT BỊ NGOẠI VI 1. 1 Giới thiệu chung 1. 1 .1 Cấu trúc hệ thống 1. 1.2 Chức khối ghép nối .9 1. 2 Thủ tục trao đổi liệu 11 1. 2 .1 Chế độ... ? ?Thiết bị ngoại vi kỹ thuật ghép nối ’ giảng dạy cho sinh vi? ?n trường đại học hàng đầu giới khu vực như: MIT, UIUC, NUS, NTU CHƯƠNG CƠ SỞ GHÉP NỐI THIẾT BỊ NGOẠI VI 1. 1 Giới thiệu chung 1. 1 .1. .. CPU GHÉP NỐI VÀO GHÉP NỐI RA THIẾT BỊ VÀO THIẾT BỊ RA Bàn phím Chuột Máy qt Ổ đĩa Màn hình Máy in Máy vẽ Ổ đĩa CÁC THIẾT BỊ NGOẠI VI Hình 1 Sơ đồ khối chức hệ máy tính 1. 1.2 Chức khối ghép