Tài liệu GIỚI THIỆU CÁC LINH KIỆN ĐƯỢC DÙNG ppt

Thi ế t k ế m ạ ch logic s ố Ph ầ n V: Ph ụ l ụ c PHỤ LỤC I: GIỚI THIỆU CÁC LINH KIỆN ĐƯỢC DÙNG 1. Ma trận LED 5x7: Gồm có 35 điốt phát quang ( Light Emit Diode – LED ) được sắp xếp thành một ma trận 5 cột và 7 hàng. Các LED trên cùng một hàng được nối chung anốt, các LED trên cùng một cột được nối chung catốt. Một LED tại vị trí hàng Hi và cột Vj chỉ sáng khi có tín hiệu chọn hàng Hi ở mức cao ( 5V ) và tín hiệu chọn cột Vj ở mức thấp ( 0V ). a. Sơ đồ nguyên lý: b. Đóng vỏ và ký hiệu các chân: Ma trận LED 5x7 được đóng vỏ dạng DIP ( Dual In-line Package ) gồm 14 chân. Ký hiệu các chân xem trên hình I.1.2. Chú ý là mỗi tín hiệu V3 và H4 có tới hai đầu ra. 54 + + + + + + + Hình I.1.1 – Sơ đồ nguyên lý ma trận LED 5x7 H1 H2 H3 H4 H5 H6 H7 - V1 - V2 - V3 - V4 - V5 Thi ế t k ế m ạ ch logic s ố Ph ầ n V: Ph ụ l ụ c 2. Bộ giải mã/phân kênh 3-8 74138 : Có 16 chân, gồm 3 đầu vào A, B, C; 8 đầu ra Y0 ÷ Y7; chân 16 cấp nguồn Vcc = 5V; chân 8 nối đất; 3 đầu vào chọn chip G1, G2A, G2B. Một địa chỉ 3 bit đưa vào 3 đầu A, B, C sẽ kích thích làm cho một đầu ra ở mức thấp, tất cả các đầu ra còn lại ở mức cao. Khi 2 chân G2A và G2B ở mức thấp, chân G1 ở mức cao thì IC mới làm việc, ngược lại, tất cả các đầu ra sẽ ở mức cao. Bảng chân lý của 74138: G1 G2A G2B C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 0 X X X 1 1 1 1 1 1 1 1 1 1 1 X X X 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 0 0 1 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 0 1 1 55 H1H2 H3H4 H5 H6H7 V1 V2 V3 V4 V5H4V3 Mặt trước Mặt sau Hình I.1.2 – Vị trí v ký hià ệu các chân của ma trận LED 5x7 Hình I.2.1 – Bộ giải mã/phân kênh 3-8 Thi ế t k ế m ạ ch logic s ố Ph ầ n V: Ph ụ l ụ c 1 0 0 1 1 0 1 1 1 1 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 3. Bộ giải mã/phân kênh 4-16 74154: Có 24 chân, gồm 4 đầu vào A, B, C, D; 16 đầu ra 0 ÷ 15; đầu cấp nguồn Vcc = +5V (chân 24); chân 12 (GND) nối đất ; hai đầu chọn chíp là G1 và G2. Mỗi địa chỉ 4 bit đầu vào kích thích một đầu ra ở mức thấp, còn tất cả các đầu ra khác ở mức cao. Các đầu vào chọn chip cần phải đặt thấp để vi mạch làm việc. Nếu một hoặc cả hai đầu G1, G2 ở mức cao thì tất cả các đầu ra sẽ ở mức cao. Bảng chân lý của 74154: G 1 G 2 D C B A 0 1 2 3 4 5 6 7 8 9 1 0 1 1 1 2 1 3 1 4 1 5 1 0 X X X X 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 X X X X 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 1 0 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 0 1 0 0 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 56 Hình I.3.1 – Bộ giải mã/phân kênh 4-16 Thi ế t k ế m ạ ch logic s ố Ph ầ n V: Ph ụ l ụ c 4. Bộ đếm nhị phân 4bit 7493: Có 14 chân , gồm: chân 5 nối với nguồn Vcc = 5V; chân 10 ( GND ) nối đất; 4 đầu ra đếm QA, QB, QC, QD ; 2 đầu vào xung đếm CKA, CKB; 2 đầu vào xoá RO1, R02. Thực hiện đếm khi có sườn âm của xung kích. Bảng chân lý của 7493: R01 R02 QD QC QB QA 1 1 0 0 0 0 0 X X 0 5. Bộ đếm nhị phân 4bit đôi 7469: Gồm hai bộ đếm nhị phân 4 bit được tích hợp trong một IC. Mỗi bộ đếm có 6 chân: 4 đầu ra đếm QA, QB, QC, QD, một đầu vào xung đếm CKA, một đầu vào xoá CLR. 6. Bộ đệm tín hiệu một chiều74244: Bộ đệm tín hiệu có tác dụng khuyếch đại tín hiệu sau một khoảng truyền đã bị suy giảm. Tín hiệu đầu ra có mức logic giống tín hiệu đầu vào nhưng đã khuyếch đại đến mức cần thiết. Tín hiệu chỉ đi theo một chiều. 74244 có 20 chân, gồm: chân V CC nối nguồn 5V; chân GND nối đất; 8 đầu vào: 1A1, 1A2, 1A3, 1A4, 2A1, 2A2, 2A3, 2A4; 8 đầu ra: 1Y1, 1Y2, 1Y3, 1Y4, 2Y1, 2Y2, 2Y3, 2Y4; 2 đầu chọn chip: 1G, 2G, khi 1G, 2G ở mức logic 0 thì tín hiệu từ đầu vào mới được đưa tới đầu ra, khi 1G và 2G 57 Hình I.4.1 – Bộ đếm nhị phân 4 bit 7469 Thi ế t k ế m ạ ch logic s ố Ph ầ n V: Ph ụ l ụ c ở mức logic 1 thì đầu ra ở trạng thái trở kháng cao. Bảng chân lý của 74244: G A 1 A 2 A 3 A 4 Y 1 Y 2 Y 3 Y4 1 X X X X Trở kháng cao 0 X X X X A 1 A 2 A 3 A4 7. Bộ đệm tín hiệu hai chiều 74245: Bộ đệm tín hiệu hai chiều 74245 cho phép tín hiệu đi theo hai chiều tuỳ thuộc mức logic ở đầu vào DIR. Khi DIR ở mức cao thì tín hiệu đi từ đầu vào A i ra đầu B i , ngược lại, khi DIR ở mức logic thấp thì tín hiệu đi từ đầu vào B i ra đầu A i . 8. Bộ định thời 555: Vi mạch 555 có thể dùng để thực hiện nhiều chức năng như: tạo xung thời gian, tạo dao động đa hài (xung vuông, xung tam giác), điều chế độ rộng xung, v.v Trên hình I.8.1 là sơ đồ chức năng của vi mạch 555. Vi mạch này có thể làm việc với điện áp nguồn cung cấp U CC từ +5V đến +15V. Dãy điện trở mắc theo kiểu phân áp từ U CC đến đất tạo ra điện áp chuẩn cho hai bộ so sánh 1 và 2, trong đó điện áp chuẩn cho bộ so sánh 2 là U CC /3 và cho bộ so sánh 1 là 2U CC /3. Như ta sẽ thấy các điện áp chuẩn này dùng để điều khiển việc định thời gian. Trong các ứng dụng mà ta muốn thay đổi việc định thời gian bằng phương pháp điện tử ta có thể thực hiện bằng cách đưa một điện áp điều chế vào chân 5 (đầu vào điện áp điều khiển). Còn trong các ứng dụng khác thì ta có thể nối chân 6 xuống đất qua một tụ điện (có trị số vào khoảng 0,001µF). Trung tâm hoạt động của vi mạch 555 là FF-RS. Đầu vào R của FF là đầu ra 58 A1 A2 A3 A4 A5 A6 A7 A8 B1 B2 B3 B4 B5 B6 B7 B8 DIR G 2 3 4 5 6 7 8 9 1 19 11 12 13 14 15 16 17 18 74245 R S Rd FF Q Output Buffer R R R Comparator 1 Comparator 2 T1 T2 Hình I.8.1 – Sơ đồ chức năng bộ định thời 555 Thi ế t k ế m ạ ch logic s ố Ph ầ n V: Ph ụ l ụ c của bộ so sánh 1, còn đầu vào S của FF là đầu ra của bộ so sánh 2. Mạch ra của FF gồm 2 phần: một phần là bộ đệm đầu ra và một phần gồm 2 transistor T 1 , T 2 . Trong đó T 1 dùng để biến đổi tín hiệu ra đã được ghi giữ, chính điện áp này sẽ được sử dụng cho nhiều mục đích khác nhau. Thông qua T 2 ta có thể điều khiển được trạng thái bên trong của bộ đệm đầu ra. Vi mạch 555 gồm có 8 chân như hình I.8.2, trong đó chân1 là chân nối đất (Ground), chân 2 là đầu vào bộ so sánh 2 (Trigger), chân 3 là đầu ra (Output), chân 4 là chân điều khiển điện áp đầu ra (Reset), chân 5 là chân điện áp điều khiển (Control Voltage), chân 6 là ngưỡng của bộ so sánh 1 (Theshold), chân 7 là chân để phóng điện (Discharge) và chân 8 là chân điện áp nguồn cung cấp (U CC ). 9. SRAM 62256 Dung lượng: 32K x 8bit Sơ đồ các chân: 59 1 8 2 7 3 6 4 5 Ground Trigger Output Reset U CC Discharge Threshold Control Voltage Hình I.8.2 – Các chân bên ngo ià của vi mạch 555 I C3 9 I C3 3 Đầu v oà Địa chỉ Đầu ra dữ liệu Cho phép đọc Cho phép ghi Chọn chíp Thi ế t k ế m ạ ch logic s ố Ph ầ n V: Ph ụ l ụ c 10. EPROM 2716 Dung lượng: 2K x 8 bit Sơ đồ các chân: 60 Đầu v oà Địa chỉ Đầu ra dữ liệu Cho phép đọc Chọn chíp Thi ế t k ế m ạ ch logic s ố Ph ầ n V: Ph ụ l ụ c PHỤ LỤC II: NỘI DUNG CÁC Ô NHỚ CỦA ROM PHÁT KÝ TỰ Mã Đầu vào địa chỉ Đầu ra dữ liệu A8 A7 A6 A5 A4 A3 A2 A1 A0 D6 D5 D4 D3 D2 D1 D0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 1 0 0 1 0 0 0 1 0 0 0 0 0 0 1 0 0 1 1 1 1 1 1 0 1 0 0 0 0 0 1 0 0 0 1 1 1 1 1 1 1 0 0 0 0 0 1 0 0 1 1 0 0 1 0 0 1 0 0 0 0 0 1 0 1 0 1 0 0 1 0 0 1 0 0 0 0 0 1 0 1 1 1 0 0 1 0 0 1 0 0 0 0 0 1 1 0 0 0 1 1 0 1 1 0 2 0 0 0 0 1 0 0 0 0 0 1 1 1 1 1 0 0 0 0 0 1 0 0 0 1 1 0 0 0 0 0 1 0 0 0 0 1 0 0 1 0 1 0 0 0 0 0 1 0 0 0 0 1 0 0 1 1 1 0 0 0 0 0 1 0 0 0 0 1 0 1 0 0 0 1 0 0 0 1 0 3 0 0 0 0 1 1 0 0 0 1 1 1 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 0 0 1 0 0 0 0 1 1 0 1 0 1 0 0 0 0 0 1 0 0 0 0 1 1 0 1 1 0 1 0 0 0 1 0 0 0 0 0 1 1 1 0 0 0 0 1 1 1 0 0 4 0 0 0 1 0 0 0 0 0 1 1 1 1 1 1 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 1 0 0 0 1 0 0 0 1 0 1 0 0 1 0 0 1 0 0 0 1 0 0 0 1 1 1 0 0 1 0 0 1 0 0 0 1 0 0 1 0 0 1 0 0 0 0 0 1 5 0 0 0 1 0 1 0 0 0 1 1 1 1 1 1 1 0 0 0 1 0 1 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 1 0 1 0 0 0 0 1 0 0 1 0 0 0 1 0 1 0 1 1 0 0 0 1 0 0 1 0 0 0 1 0 1 1 0 0 0 0 0 0 0 0 1 6 0 0 0 1 1 0 0 0 0 0 1 1 1 1 1 0 0 0 0 1 1 0 0 0 1 1 0 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 1 1 0 0 1 0 0 1 61 Thi ế t k ế m ạ ch logic s ố Ph ầ n V: Ph ụ l ụ c 0 0 0 1 1 0 1 0 0 0 1 1 1 0 1 0 Mã A8 A7 A6 A5 A4 A3 A2 A1 A0 D6 D5 D4 D3 D2 D1 D0 7 0 0 0 1 1 1 0 0 0 1 1 1 1 1 1 1 0 0 0 1 1 1 0 0 1 0 0 0 1 0 0 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 0 0 0 0 0 1 1 1 0 1 1 0 0 0 1 0 0 0 0 0 0 1 1 1 1 0 0 1 1 1 1 1 1 1 8 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 0 0 1 0 0 1 0 0 0 0 1 0 1 1 1 1 1 1 1 0 0 1 0 0 0 0 1 1 1 0 0 0 0 0 1 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 9 0 0 1 0 0 1 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 0 1 1 0 0 0 0 0 0 0 0 1 0 0 1 0 1 0 1 0 0 0 0 0 1 0 0 1 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 1 0 0 1 1 0 0 0 0 0 0 0 0 1 10 0 0 1 0 1 0 0 0 0 1 1 1 1 1 1 1 0 0 1 0 1 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 1 0 0 0 1 0 0 0 1 0 1 0 1 0 0 1 0 0 0 0 0 1 11 0 0 1 0 1 1 0 0 0 1 1 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 0 0 0 0 0 0 0 0 1 0 1 1 0 1 0 1 0 0 0 0 0 0 0 0 1 0 1 1 0 1 1 1 0 0 0 0 0 0 0 0 1 0 1 1 1 0 0 1 0 0 0 0 0 0 12 0 0 1 1 0 0 0 0 0 1 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 1 1 0 0 0 1 0 0 0 0 1 1 0 0 0 0 1 1 0 0 0 1 1 0 0 0 0 0 1 0 0 0 1 1 0 0 1 0 0 1 1 1 1 1 1 1 13 0 0 1 1 0 1 0 0 0 1 1 1 1 1 1 1 0 0 1 1 0 1 0 0 1 0 0 0 0 1 0 0 0 0 1 1 0 1 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 1 0 1 1 0 0 1 0 0 0 0 0 0 1 1 0 1 1 0 0 1 1 0 1 1 1 1 14 0 0 1 1 1 0 0 0 0 0 1 1 1 1 1 0 0 0 1 1 1 0 0 0 1 1 0 0 0 0 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 1 0 0 1 1 1 0 0 1 1 1 0 0 0 0 0 1 0 0 1 1 1 0 1 0 0 0 1 1 1 1 1 0 62 Thi ế t k ế m ạ ch logic s ố Ph ầ n V: Ph ụ l ụ c Mã A8 A7 A6 A5 A4 A3 A2 A1 A0 D6 D5 D4 D3 D2 D1 D0 15 0 0 1 1 1 1 0 0 0 1 1 1 1 1 1 1 0 0 1 1 1 1 0 0 1 0 0 0 1 0 0 1 0 0 1 1 1 1 0 1 0 0 0 0 1 0 0 1 0 0 1 1 1 1 0 1 1 0 0 0 1 0 0 1 0 0 1 1 1 1 1 0 0 0 0 0 0 1 1 0 16 0 1 0 0 0 0 0 0 0 0 1 1 1 1 1 0 0 1 0 0 0 0 0 0 1 1 0 0 0 0 0 1 0 1 0 0 0 0 0 1 0 1 0 1 0 0 0 1 0 1 0 0 0 0 0 1 1 0 1 0 0 0 0 1 0 1 0 0 0 0 1 0 0 1 0 1 1 1 1 0 17 0 1 0 0 0 1 0 0 0 1 1 1 1 1 1 1 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 1 0 1 0 0 0 1 0 1 0 0 0 1 1 0 0 1 0 1 0 0 0 1 0 1 1 0 1 0 1 0 0 1 0 1 0 0 0 1 1 0 0 1 0 0 0 1 1 0 18 0 1 0 0 1 0 0 0 0 0 1 0 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 0 1 0 1 0 0 1 0 0 1 0 1 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 1 0 0 1 0 0 1 0 1 0 0 1 0 1 0 0 0 1 1 0 0 1 0 19 0 1 0 0 1 1 0 0 0 0 0 0 0 0 0 1 0 1 0 0 1 1 0 0 1 0 0 0 0 0 0 1 0 1 0 0 1 1 0 1 0 1 1 1 1 1 1 1 0 1 0 0 1 1 0 1 1 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 0 0 0 0 0 0 1 20 0 1 0 1 0 0 0 0 0 0 1 1 1 1 1 1 0 1 0 1 0 0 0 0 1 1 0 0 0 0 0 0 0 1 0 1 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 1 0 0 0 1 1 1 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 0 1 1 1 1 1 1 21 0 1 0 1 0 1 0 0 0 0 0 1 1 1 1 1 0 1 0 1 0 1 0 0 1 0 1 0 0 0 0 0 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 1 0 1 0 1 0 1 1 0 1 0 0 0 0 0 0 1 0 1 0 1 1 0 0 0 0 1 1 1 1 1 Mã A8 A7 A6 A5 A4 A3 A2 A1 A0 D6 D5 D4 D3 D2 D1 D0 0 1 0 1 1 0 0 0 0 0 1 1 1 1 1 1 63 . l ụ c PHỤ LỤC I: GIỚI THIỆU CÁC LINH KIỆN ĐƯỢC DÙNG 1. Ma trận LED 5x7: Gồm có 35 điốt phát quang ( Light Emit Diode – LED ) được sắp xếp thành một. xếp thành một ma trận 5 cột và 7 hàng. Các LED trên cùng một hàng được nối chung anốt, các LED trên cùng một cột được nối chung catốt. Một LED tại vị trí