Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 9 docx

... 88 50 94 51 95 52 97 53 98 54 99 55 100 56 101 57 VCC 58 GND 59 VCC 60 GND 17 182 18 183 19 184 20 185 21 186 22 187 23 188 24 190 25 191 26 192 27 193 28 194 29 195 30 196 31 198 32 199 33 200 ... DI1 /90 9 DI2 /92 10 DI3/210 11 DI4/212 12 DEV_CLR/2 09 13 DEV_OE/213 14 DEV_CLK/211 15 1 09 16 110 17 111 18 113 19 114 20 115 21 116 22 117 23 118 24 1 19 25 120 26 126...

Ngày tải lên: 05/07/2014, 16:20

... động đang được thiết lập Bảng 2: Thiết lập các jumper trên mạch XS40 và XSTEND III. Mối quan hệ giữa các linh kiện trên mạch XS40 Trên mạch XS40, vi điều khiển và FPGA đã được kết nối với nhau. ... ngăn cản nó khỏi ảnh hưởng trên phần còn lại của mạch XS40. Một trong những lối ra của FPGA điều khiển chân reset của vi điều khiển. Vi điều khiển có thể tránh khỏi ảnh hư...

Ngày tải lên: 05/07/2014, 16:20

... enter. Xuất hiện cửa sổ: Chương 6: Phần mềm LEONARDOSPECTRUM 1. Giới thiệu LeonardoSpectrum là một hệ công cụ thiết kế bậc cao, tổng hợp tất cả các thiết kế đối với họ FPGA, CPLD hoặc ASIC của ... được dùng để biên dịch và xác định lại các khía cạnh của thiết kế. Khi thiết kế đã thoả mãn các quy định, ta có thể download thiết kế sau cùng vào linh kiện. 2. Quá trìn...

Ngày tải lên: 05/07/2014, 16:20

... cả một trình xử lý đơn giản, là chương trình ứng dụng quan trọng nhất trong MAX+PLUS ®II. Trình biên dịch liên kết các thiết kế là chương trình trung gian để chuyển đến xử lý các chương trình ... Compiler của MAX+PLUS®II là một trình xử lý tự động hoá thiết kế rất mạnh, có thể chuyển đổi các file thiết kế thành các file input, output cho các thiết kế lập trì...

Ngày tải lên: 05/07/2014, 16:20

... count_10hz, count_1hz: STD_LOGIC_VECTOR (2 DOWNTO 0); Chương 17: THỰC HÀNH I. Viết chương trình dịch 8 led từ trái sang phải và ngược lại 1. Mô hình Dùng chương trình Graphic Editor của phần mềm Maxplus ... Khi đó, đèn được nối với tín hiệu ra Y sẽ làm đèn sáng tuần tự. 2. Chương trình Bước 1: Viết các chương trình riêng a. Chương trình chia tần số Vì tần số toàn cục của KIT...

Ngày tải lên: 05/07/2014, 16:20

... chúng em đã thực hiện được một số ứng dụng trên KIT UP2 hãng Altera như chương trình dịch led từ phải sang trái và ngược lại, chương trình đếm và hiển thị trên LED 7 đoạn, mạch hiển thị nhiệt độ ... 17 LSB_b : 18 LSB_c : 19 LSB_d : 20 LSB_e : 21 LSB_f : 23 LSB_g : 24 LSB_dp : 25 mouse_clk : 30 mouse_data : 31 reset : 41 Clock : 91 Red : 236 Green : 237 Blue : 238 Vert_sync : 2 3...

Ngày tải lên: 05/07/2014, 16:20

... mềm. XC4005XL gồm 90 00 cổng, hoạt động ở mức thế là 5V. Vì vậy ta có thể nối nó đến các chip TTL. Thiết kế logic số được nạp vào FPGA. Vi điều khiển sử dụng FPGA như một bộ xử lý chung. SRAM 32K ... nhau để thiết kế các kiến trúc routing. Một số FPGA cung cấp nhiều kết nối đơn giản giữa các logic block, một số khác cung cấp ít kết nối hơn nên routing phức tạp hơn. II. C...

Ngày tải lên: 05/07/2014, 16:20

... PS/2 Chương 3: Lưu đồ thiết kế giữa vi điều khiển 8031 và FPGA Lưu đồ thiết kế cơ bản để xây dựng các ứng dụng cho vi điều khiển và FPGA như hình 5. Đầu tiên phải tìm ra đặc tính cho hệ thống ... cho hệ thống đang thiết kế. Sau đó, xác định lối vào nào là giá trị cho hệ thống và lối ra nào sẽ phát. Vào lúc này, hệ thống phải phân chia các hàm giữa vi điề...

Ngày tải lên: 05/07/2014, 16:20

... cách kết nối với nguồn cung cấp bên ngoài. Hình 4: Thiết lập shunt cho bus VCC Mạch XS kết nối đến vùng mẫu thông qua bộ nối J3. Các chân trên bộ nối phải được sắp xếp phù hợp với các chân trên ... cách thiết lập shunt trên các jumper như bảng 2 Jumper Thiết lập J11 Đặt shunt trên jumper này nghóa là không cho phép codec hoạt động bằng các giữ nó ở trạng thái reset. Gỡ bỏ sh...

Ngày tải lên: 05/07/2014, 16:20

... trữ mà không xoá các thiết kế trong mạch XS40 FPGA trên mạch XS40 lưu trữ cấu hình của nó trên chip của SRAM và được xoá bất cứ khi nào nguồn điện được ngắt. Một khi thiết kế được hoàn thành, ... vài file bitstream có vệt sáng trong vùng FPGA/ CPLD được download vào FPGA trên mạch XS40. Ngoài ra FPGA vẫn còn định cấu hình như một giao diện trên RAM. Nội dung của RA...

Ngày tải lên: 05/07/2014, 16:20