Phần cứng của hệ vi điều khiển 8051
$ Điểm khác biệt giữa cổng P0 với các cổng còn lại của 8051: ~ Là cổng vào và ra
~ Cực máng hở (open drain).
~ Cổng 3 trạng thái
~ Hở Colector (open colector). $ 8051 được Reset bằng: ~ Phần mềm
~ Phần cứng
~ Cả A và B đều đúng ~ Cả A và B đều sai
$ Đối với chip 8051 thì vùng nhớ được dùng làm ngăn xếp (stack) được lưu giữ trong: ~ Bộ nhớ chương trình bên trong.
~ Bộ nhớ chương trình bên ngoài.
~ Bộ nhớ dữ liệu bên trong.
~ Bộ nhớ dữ liệu bên ngoài.
$ Vùng nhớ được dùng làm ngăn xếp có địa chỉ kết thúc là:
~ 7FH
~ FFH ~ 2FH ~ 08H
$ Nếu người lập trình không khởi động thanh ghi SP thì khi 8051 khởi động sẽ tự động nạp vào thanh ghi SP một giá trị là bao nhiêu?
~ 80H ~ 08H
~ 07H
~ 30H
$ Thanh ghi DPTR là một thanh ghi có ~ 4 bit
~ 8 bit
~ 16 bit
$ Chức năng của thanh ghi PSW:
~ Dùng để lưu giữ thông tin về các trạng thái hoạt động của ALU
~ Giữ địa chỉ của lệnh kế tiếp sẽ thực hiện ~ Chứa dữ liệu
~ Dùng để đếm
$ Con trỏ ngăn xếp SP của 8051 có thể trỏ trong phạm vi địa chỉ từ: ~ 00H ÷ 80H
~ 00H ÷ FFH
~ 00H ÷ 7FH ~ 00H ÷ 2FH
$ Loại RAM nào sau đây mất điện không mất giữ liệu: ~ SRAM ~ DRAM ~ NV_RAM ~ Cả a,b và c đều đúng $ Chíp nhớ có 2x.y bít nhớ vậy x là: ~ Số chân địa chỉ ~ Số chân dữ liệu ~ Số bít trong ô nhớ. ~ Cả a, b và c đều sai $ Chíp nhớ có 2x.y ô nhớ vậy y là: ~Số chân địa chỉ ~ Số chân dữ liệu ~ Số ô nhớ của chip. ~ Cả a, b và c đều sai
$ Loại RAM nào sau đây có dung lượng lớn hơn: ~ SRAM
~ DRAM
~ NV_RAM ~ ROM
$ Loại RAM nào sau đây phải làm tươi trong khi sử dụng: ~ SRAM
~ DRAM
~ NV_RAM
~ Cả a, b và c đều đúng
$ Loại RAM nào sau đây có PIN bên trong: ~ SRAM
~ NV_RAM
~ Cả a và b đều đúng
$ Các địa chỉ ngắt (vector ngắt) nằm trong:
~ Bộ nhớ chương trình.
~ Bộ nhớ dữ liệu. ~ Vùng nhớ đặc biệt. ~ Ngăn xếp
$ 8051 có khả năng truy cập được 210 bit trong các miền: ~ Vùng chương trình.
~ Vùng 128 byte RAM. ~ Vùng ROM và RAM.
~ Vùng 128 byte RAM và vùng SFR.
$ Ở chế độ mặc định R0 đến R7 thuộc bank thanh ghi nào:
~ Bank0.
~ Bank1. ~ Bank2. ~ Bank3.
$ Khi ghép nối bộ nhớ ngoài, IC chốt địa chỉ:
~ byte cao.
~ byte thấp.
~ Cả byte cao và byte thấp. ~ Không cần chốt địa chỉ.
$ Giá trị của con trỏ ngăn xếp (SP) thường được đặt bằng: ~ 1Fh. ~ 2Fh. ~ 0Fh. ~ 7Fh. Tóm tắt tập lệnh $ Phạm vi nhảy của lệnh SJMP là: ~ 256 byte ~ 1 KB ~ 2 KB ~ 4 KB
$ Để báo kết quả phép toán của phép toán số học (phép toán có dấu) có nằm trong khoảng từ -127 đến +128 hay không thì chip 8051 sử dụng cờ nào?
~ CY ~ AC
~ OV
$ Để báo số chữ số 1 trong thanh ghi A là số chẵn hay lẻ thì chip 8051 sử dụng cờ nào? ~ CY
~ AC ~ OV
~ P
$ Lệnh nhảy nào trong số các lệnh sau đây có tầm nhảy đến phải ở trong cùng khối 2KB của bộ nhớ chương trình
~ SJMP
~ AJMP
~ LJMP ~ RJMP
$ Lệnh nào trong số các lệnh sau đây là lệnh sai? ~ INC A
~ DEC A ~ INC DPTR
~ DEC DPTR
$ Lệnh giảm nội dung của thanh ghi R1 và nhảy đến địa chỉ rel nếu nội dung của thanh ghi R1 khác 0 (ở chế độ mặc định):
~ CJNE R1, #00H, rel ~ DJNZ rel, R1
~ CJNE R1, 00H, rel
~ DJNZ R1, rel
$ Khi CPU thực hiện phép tính số học có nhớ thì chip 8051 đặt cờ nào lên mức 1?
~ CY
~ AC ~ OV ~ F0
Hoạt động của các timer
$ Chế độ nào Timer 0 dùng cả hai cờ tràn TF0 và TF1: ~ Chế độ 1
~ Chế độ 2 ~ Chế độ 3 ~ Chế độ 0
$ Ở chế độ 1 của Timer 0 cờ tràn TF0 ở mức 1 khi nào: ~ Khi giá trị đếm tức thời đếm từ 0000h đến 0FFFFH ~ Khi giá trị đếm tức thời đếm từ 0FFh đến 00H ~ Khi giá trị đếm tức thời đếm từ 0FFFFH đến 0000H ~ Khi giá trị đếm tức thời đếm từ 0000H đến 0FFFFH
$ Ở chế độ 2 của Timer 1 cờ tràn TF1 ở mức 1 khi nào: ~ Khi giá trị đếm tức thời đếm từ 0000H đến 0FFFFH ~ Khi giá trị đếm tức thời đếm từ 0FFH đến 00H ~ Khi giá trị đếm tức thời đếm từ 0FFFFH đến 0000H ~ Khi giá trị đếm tức thời đếm từ 00H đến 0FFH $ Ở chế độ 2 của Timer 0 cờ tràn TF0 ở mức 1 khi nào: ~ Khi giá trị đếm tức thời đếm từ 0000H đến FFFFH ~ Khi giá trị đếm tức thời đếm từ FFh đến 00H ~ Khi giá trị đếm tức thời đếm từ FFFFH đến 0000H ~ Khi giá trị đếm tức thời đếm từ 00H đến 0FFH
$ Khi tần số thạch anh là 12MHz tần số ngoài lớn nhất mà Counter có thể đếm được bằng: ~ 600KHz
~ 500KHz ~ 500MHz ~ 12MHz
$ Khi lập trình định thì với khoảng thời gian từ 256 tới 65536 µs (giả sử dùng thạch anh là 12MHz) nên dùng kỹ thuật :
~ Timer 16 bit
~ Timer 8 bit tự động nạp lại giá trị đầu ~ Điều chỉnh bằng phần mềm
~ Timer 16 bit kết hợp với các vòng lặp
$ Khi lập trình định thì với khoảng thời gian nhỏ hơn 256µs (giả sử dùng thạch anh là 12Mhz) nên dùng kỹ thuật:
~ Điều chỉnh bằng phần mềm
~ Timer 16 bit kết hợp với các vòng lặp ~ Timer 16 bit
~ Timer 8 bit tự động nạp lại giá trị đầu
$ Khi lập trình định thì với khoảng thời gian lớn hơn 65536µs (giả sử dùng thạch anh là 12Mhz) nên dùng kỹ thuật:
~ Điều chỉnh bằng phần mềm
~ Timer 16 bit kết hợp với các vòng lặp ~ Timer 16 bit
~ Timer 8 bit tự động nạp lại giá trị đầu
Hoạt động của port nối tiếp
$ Nếu cổng nối tiếp 8051 ở chế độ UART 9 bit, khi nhận bit thứ 8 (tính từ bit 0) của dữ liệu truyền tới sẽ được chứa trong:
~ Thanh ghi SBUF
~ Thanh ghi SCON
~ Trong thanh ghi B ~ Trong thanh ghi A
$ Trong chế độ 1 tốc độ truyền nhận của cổng nối tiếp 8051 phụ thuộc vào các yếu tố nào? ~ Tốc độ tràn của Timer 0 và bit SMOD
~ Tốc độ tràn của Timer 1 và bit SMOD
~ Tần số của bộ dao động nội.
~ Tần số của dao động cung cấp từ bên ngoài.
$ Trong chế độ thanh ghi dịch, cổng nối tiếp của 8051 sẽ truyền nhận dữ liệu theo kiểu: ~ Song công
~ Bán song công ~ Đơn công
~ Cả 03 câu trên đều sai.
$ Trong truyền thông đa xử lý, ngắt port nối tiếp sẽ được yêu cầu chỉ trong trường hợp bit:
~ RB8=1
~ TB8=1 ~ RB8=0 ~ TB8=0
Hoạt động ngắt
$ Nếu ngắt ngoài là tác động cạnh thì thời gian duy trì tối thiểu đối là: ~ Mức cao 2 chu kỳ máy và mức thấp 2 chu kỳ máy
~ Mức cao 2 chu kỳ máy và mức thấp 1 chu kỳ máy
~ Mức cao 1 chu kỳ máy và mức thấp 1 chu kỳ máy
~ Mức cao 1 chu kỳ máy và mức thấp 2 chu kỳ máy