- EECON1 EECON
7 I/O ports:
7.1 Port A và thanh ghi TRISA:
Port A gồm 6 chân từ RA0 đến RA5. Việc ghi giá trị vào thanh ghi TRISA sẽ qui định các chân của Port A là input hay output (nếu là 1 thì là input, là output nếu là 0). Việc đọc thanh ghi Port A sẽđọc trạng thái của các chân ở Port A. Việc ghi giá trị vào thanh ghi Port A sẽ thay đổi trạng thái của các chân Port A.
Riêng chân RA4 được tích hợp chức năng là chân cung cấp xung clock ngồi cho Timer 0 (RA4/T0CKI). Những chân khác của Port A được đa hợp với các chân ngõ vào Analog của ADC và chân ngõ vào điện thế so sánh của bộ so sánh Comparator. Hoạt động của những chân này được quy định bằng những bit tương ứng trong các thanh ghi ADCCON1 và CMCON1. Khi các chân của Port A được sử dụng làm ngõ vào Analog thì các bit trong thanh ghi TRISA phải được set bằng 1.
SVTH : Nguyễn Ngọc Thanh Nguyên MSSV : 20762069 Trang 43
7.2 Port B và thanh ghi TRISB:
Port B gồm 8 chân từ chân RB0-RB7. Việc ghi giá trị vào thanh ghi TRISB sẽ quy định các chân của Port B là input hay output (1: input, 0: output). Việc đọc thanh ghi Port B sẽđọc trạng thái của các chân ở Port B. Việc ghi giá trị vào thanh ghi Port B sẽ thay đổi trạng thái của các chân Port B.
Ba chân của Port B được đa hợp với chức năng In-Circuit Debugger và Low Voltage Programming function: RB3/PGM, RB6/PGC, RB7/PGD.
Mỗi chân Port B cĩ một transistor kéo lên Vdd. Chức năng này hoạt động khi bit RBPU (Option <7>) được xĩa. Chức năng này sẽ tự động được xĩa khi Port B được quy định là input.
Bốn chân của Port B từ RB7 đến RB4 cĩ chức năng ngắt khi trạng thái chân Port B thay đổi (Khi Port B được quy định là output thì chức năng này khơng hoạt động. Giá trị chân của Port được so sánh với giá trịđã được lưu trước đĩ, khi cĩ sự sai lệch giữa 2 giá trị này ngắt sẽ xảy ra với cờ ngắt RBIF (INTCON<0) sẽ bật lên. Ngắt cĩ thể làm cho VĐK thốt khỏi trạng thái SLEEP.
Bất cứ sự truy xuất nào trên PortB sẽ xĩa trạng thái sai lệch, kết thúc ngắt và cho phép xĩa cờ ngắt RBIF.
7.3 Port C và thanh ghi TRISC:
Port C gồm 8 chân từ chân RC0-RC7. Việc ghi giá trị vào thanh ghi TRISC sẽ quy định các chân của Port C là input hay output (1: input, 0: output). Việc đọc thanh ghi Port C sẽđọc trạng thái của các chân ở Port C. Việc ghi giá trị vào thanh ghi Port C sẽ thay đổi trạng thái của các chân Port C.
Các chân của Port C được đa hợp với các chức năng ngoại vi.
Khi các chức năng ngoại vi được cho phép ta cần quan tâm chặt chẽ tới giá trị các bit của thanh ghi TRISC. Một số chức năng ngoại vi sẽ ghi đè giá trị 0 lên các bit của thanh ghi TRISC và mặc định các chân này là output, ngồi ra một số chức năng ngoại vi khác sẽ tựđộng mặc định một số chân là ngõ vào. Do đĩ cần xem xét kĩ các tính năng của các hàm ngoại vi để thiết lập giá trị các bit trong thanh ghi TRISC cho thích hợp.
7.4 Port D và thanh ghi TRISD
Port D gồm 8 chân từ chân RD0-RD7. Bên cạnh chức năng là port xuất nhập, Port D cịn cĩ thể hoạt động như một cổng song song bằng cách set bit PSPMODE (TRISE<4>), trong chếđộ này buffer ngõ vào là TTL.
7.5 Port E và thanh ghi TRISE:
Port E cĩ 3 chân RE0 /RD/AN5, RE1/WR /AN6, RE2 /CS/AN7, cĩ thể được cấu hình như các chân xuất nhập thơng thường.
Các chân của Port E cĩ thể trở thành các chân điều khiển cho cổng song song của VĐK khi bit PSPMODE (TRISE<4>) được set bằng 1. Trong chếđộ này, người sử dụng phải đảm bảo các chân của PortE là ngõ vào.
Ngồi ra các chân Port E cịn cĩ thểđược cấu hình như các ngõ vào Analog, tại chế độ này, khi đọc giá trị của các chân này sẽ cho ta giá trị là 0.
Thanh ghi TRISE quy định chức năng xuất nhập của Port E ngay cả khi nĩ được sử dụng như các ngõ vào Analog. Phải đảm bảo các chân này được quy định là ngõ vào trong chếđộ này.
SVTH : Nguyễn Ngọc Thanh Nguyên MSSV : 20762069 Trang 44
Thanh ghi TRISE :
Các bit điều khiển trạng thái của Port song song
Bit 7 IBF : Bit trạng thái báo buffer ngõ vào đầy
1 : Một từ (word -16bit) được nhận vào và đang được đọc bởi CPU 0 : Khơng cĩ từ nào được nhận vào
Bit 6 OBF: Bit trạng thái báo buffer ngõ ra đầy
1 : Buffer ngõ ra vẫn cịn giữ một từđã được đọc trước đĩ 0 : Buffer ngõ ra đã được đọc.
Bit 5 IBOV: Bit báo trạng thái buffer ngõ vào tràn ( trong chếđộ Vi xử lí)
1 : Chu kì ghi mới đã bắt đầu nhưng giá trị cũ vẫn cịn trang buffer ( phải được xĩa bằng phần mềm)
0 : Khơng cĩ tràn xảy ra
Bit 4 PSPMODE: Bit chọn chếđộ cổng song song cho Port D 1 : Port D được cấu hình như cổng song song
0 : Port D cấu hình như ngõ xuất nhập thơng thường Bit 3 Khơng sử dụng, đọc là ‘0’
Các bit xác định xuất nhập của Port E:
Bit 2 Bit 2: Xác định chiều xuất nhập cho chân RE2/CS/AN7 1 : Ngõ vào
0 : Ngõ ra
Bit 1 Bit 1: Xác định chiều xuất nhập cho chân RE1/WR/AN6 1 : Ngõ vào
0 : Ngõ ra
Bit 0 Bit 0: xác định chiều xuất nhập cho chân RE0/RD/AN5 1 : Ngõ vào
0 : Ngõ ra