Bộ định tuyến sử dụng trong thiết kế

Một phần của tài liệu Nghiên cứu, thiết kế và mô hình hóa một mạng trên chip NOC Network-On-Chip với cấu trúc liên kết 2D-MESH (Trang 30)

Mô hình bộ định tuyến được sử dụng xây dựng tại Phòng thí nghiệm mục tiêu Hệ thống tích hợp thông minh) được mô tả trong Hình 3.2. Đây là bộ định tuyến 5×5 (5 cổng vào, 5 cổng ra), trong đó có 4 cổng vào/ra cho phép kết nối với bốn bộ định tuyến bên cạnh và 1 cổng vào/ra cho phép kết nối với lõi IP.

Cổng vào Cổng ra Cổng ra Cổng vào Cổng vào Cổng ra Cổng vào Cổng ra Cổng ra Cổng vào Crossbar

Bộ định tuyến này bao gồm 5 kênh vật lý vào/ra, mỗi kênh vật lý được chia thành hai kênh ảo (VC: Virtual Channel) VC0 và VC1, mỗi kênh ảo có một bộ đệm độc lập. Như đã đề cập, để tối ưu việc sử dụng tài nguyên mạng và tiết kiệm bộ nhớ bộ định tuyến sử dụng kỹ thuật truyền thông chuyển mạch gói với cơ chế định tuyến Wormhole. Với kỹ thuật này, dữ liệu được chia thành các gói, mỗi gói tin được chia thành các flit (đơn vị dữ liệu) nhỏ, mỗi flit có kích thước là 34 bit (trong đó 32 bit thông tin và 2 bit điều khiển). Flit đầu tiên là flit tiêu đề (header flit) của gói tin mang thông tin định tuyến cho cả gói tin (Hình 3.3a). Các flit tiếp theo được gọi là các flit dữ liệu (data flit) (Hình 3.3b).

Hình 3.3: Định dạng các flit.

Hình 3.3a là định dạng của flit tiêu đề gồm có 34 bit trong đó 2 bit đầu tiên BoP (Begin of Packet), EoP (End of Packet) là các bit điều khiển, trường 16 bit mang các thông tin về định tuyến (path-to-target) và một trường 16 bit còn lại mang các điều khiển thông điệp hoặc dữ liệu. Tại mỗi bộ định tuyến, bộ phân xử sẽ lấy hai bit cuối cùng của trường thông tin định tuyến để xác định hướng đi tiếp theo của gói tin với giá trị “00” là hướng Bắc, “01” là hướng Đông, “10” là hướng Nam, còn “11” là hướng Tây. Vì thuật toán định tuyến không cho phép gói tin được truyền ngược lại hướng xuất phát nên việc định tuyến vào lõi xử lý IP được thực hiện bằng cách gán giá trị định tuyến đúng bằng giá trị của hướng tới. Ví dụ, nếu gói tin đến từ hướng Bắc có giá trị của hai bit cuối cùng trong trường định tuyến là “00” thì gói tin sẽ được định tuyến tới lõi xử lý IP. Với độ rộng 16 bit, trường thông tin định tuyến có thể xác định đường đi của gói tin qua tối đa 8 bộ định tuyến. Ngoài ra, nếu mạng có quy mô lớn hơn thì ta chỉ cần mở rộng kích thước của trường này. Trường điều khiển thông báo có nhiệm vụ mã hóa mức thông báo của gói tin: gói tin là gói tin đọc hay gói tin viết hay gói tin ngắt... Ở flit này có bit BoP mang giá trị „1‟. Tóm lại, flit tiêu đề có nhiệm vụ thiết lập đường đi, các flit còn lại của gói tin chỉ việc đi theo hướng do flit tiêu đề đặt ra.

Hình 3.3b biểu diễn một flit dữ liệu 34 bit trong đó có hai bit điều khiển (BoP, EoP) và 32 bit dữ liệu. Để nhận biết đây là flit dữ liệu thì hai bit BoP và EoP phải cùng mang giá trị là „0‟. Còn một trong hai bit mang giá trị khác „0‟ thì đây không phải là flit dữ liệu mà có thể là flit tiêu đề hoặc flit kết thúc hoặc vừa là flit tiêu đề và kết thúc luôn (điều đó có nghĩa là gói tin chỉ có một flit). 32 bit còn lại mang thông tin dữ liệu. Flit này được gọi là flit tiêu đề (header flit) nếu bit BoP = „1‟, còn là flit kết thúc (tail flit) nếu bit EoP = „1‟.

Ngoài ra, bộ định tuyến có nhiệm vụ phân xử các gói tin theo quy tắc gói tin đến trước được xử lý trước, trường hợp nhiều gói tin đến cùng một lúc và cùng có yêu cầu định tuyến tới một lối ra thì xét đến mức độ ưu tiên giữa hai kênh ảo, nếu có cùng mức ưu tiên thì bộ định tuyến sẽ ưu tiên theo hướng đến của các gói tin với thứ tự ưu tiên giảm dần là Bắc, Đông, Nam, Tây.

Để truyền tín hiệu từ lối vào này tới các lối ra còn lại của bộ định tuyến thông qua bộ chuyển mạch Crossbar. Tốc độ chuyển mạch của crossbar sẽ quyết định hiệu năng của bộ định tuyến, nếu muốn tăng hiệu năng của bộ định tuyến ta sử dụng 2 bộ chuyển mạch crossbar (một dùng cho kênh ảo 0 và một dùng cho kênh ảo 1). Nhưng khi đó sẽ làm tăng giá thành thực thi phần cứng bộ định tuyến.

Một phần của tài liệu Nghiên cứu, thiết kế và mô hình hóa một mạng trên chip NOC Network-On-Chip với cấu trúc liên kết 2D-MESH (Trang 30)