3.1.3.1. PIC18F4550
Hình 3. 1: Hình thực tế của PIC18F4550
PIC18F4550 là vi điều khiển thuộc nhóm cao cấp trong dòng vi điều khiển PIC18 – hiệu suất tính toán lớn, giá cả phù hợp - độ bền cao, dung lượng bộ nhớ chương trình được nâng cấp. Ngoài ra chúng còn được thiết kế để phù hợp cho những ứng dụng có hiệu suất cao, ít tiêu tốn năng lượng.
Những tính năng PIC18F4550
Tần số hoạt động: DC - 48 MHz Bộ nhớ chương trình (Bytes): 32768 Bộ nhớ chương trình (Chỉ định): 16384 Bộ nhớ dữ liệu (Bytes): 2048
Nguồn ngắt: 20
Cổng I/O: Ports A,B,C,D,E Timers: 4
Module Capture/Compare/PWM: 1
Module Capture/Compare/PWM cải tiến: 1 Giao tiếp nối tiếp: MSSP, USART cải tiến. Module Universal Serial Bus (USB): 1 Streaming Parallel Port (SPP): có
Module 10-Bit Analog-to Digital: 13 Input Channels Bộ so sánh (Comparators): 2
Resets (and Delays): POR, BOR, RESET Instruction, Stack Full, Stack Underflow (PWRT, OST), MCLR (optional), WDT
Programmable Low-Voltage Detect: có Programmable Brown-out Reset: có
Instruction Set: 75 Instructions; 83 with Extendexd Instruction Set enabled
Packages: 40-Pin PDIP, 44-Pin QFN, 44-Pin TQFP
Điểm chú ý của PIC18f4550:
Với bộ nhớ có 32kb Flash lưu trữ chương trình, 2kb bộ nhớ SRAM bay hơi và 256byte EEPROM (Bộ nhớ không bay hơi) để lưu trữ dại hạn dữ liệu như cấu hình….
Các chỉ thị dài 1byte với ngoại lệ dài 2byte (CALL, MOVFF, GOTO, LSFR). Sử dụng cơ chế đường ống để thực thi mã bằng việc khiến các chỉ thị liên tiếp hoạt động trong 4 xung nhịp (độ dại xung) có 4 lần nhảy xung được thêm vào.
Các đặc tính đáng chú ý khác là có đồng hồ, ngắt (đồng hồ gắn trong và gắn ngoài) với hai mức ưu tiên và dung cả hai mức như bộ so sánh
tương tự kèm theo với bộ phát điện thế chuẩn có 16 mức (hữu ích khi dung trigger ở mức phần cứng).
Cuối cùng, PIC cũng có bộ chuyển đổi tương tự 10 bit nhưng dao đông ký không đủ yêu cầu về tốc độ cao cần thiết. Vì vậy máy phát dao động có tốc độ
48Mhz giữa thời gian trễ do truyền tải các ngắt khác (vòng lặp…). Không thể đạt được tốc độ lớn hơn 200Khz.
3.1.3.2 Sơ đồ chân
Hình 3. 2: sơ đồ chân của PIC18F4550
3.1.3.3 Chức năng của các chân PIC18F4550
Bảng 3. 1: Bảng chức năng chân của PIC18F4550
stt chân Chức năng Thanh Ghi TRIS I/O Kiểu I/O Mô tả
1
MCLR / VPP/R
E3
MCLR 1 I ST Master clear.chân reset đầu vào thiết lập
VPP P Đầu vào kênh 0 của bộ biển đổi
A/D
RE3 1 I ST Đầu vào số
13 OSC1/ CLKI
OSC1 1 I ANA Đầu vào nối với bộ giao động
CLKI 1 I ANA
Đầu vào nguồn xung ngoài, Luôn gắn liền với
chức năng pin OSC1
14
OSC2/ CLKO /RA6
OSC2 0 O -- Đầu vào nối với bộ giao động CLKO 0 O -- Đầu vào nguồn xung ngoài, Luôn
gắn liền với chức năng pin OSC1 RA6 1/0 I/O TLL chân vào/ra bình thường
Bảng 3. 2: Bảng chức năng chân của PORTA
stt chân Chức năng Thanh Ghi TRIS I/O Kiểu I/O Mô tả 2 RA0/A N0 RA0 0 1 O I TTL
Chiều ra vào dữ liệu, không ảnh hưởng đầu vào tương tự
AN0 1 I ANA
Đầu vào kênh 0 của bộ biển đổi A/D 3 RA1/A N1 RA1 0 1 O I TTL
Chiều ra vào dữ liệu, không ảnh hưởng đầu vào tương tự
AN1 1 I ANA Đầu vào kênh 1 của bộ biển đổi A/D 4 RA2/A N2/ VREF- /CVRE F RA2 0 1 O I TTL
Chiều ra vào dữ liệu, không ảnh hưởng đầu vào tương tự AN2 1 I ANA Đầu vào kênh 2 của bộ biển đổi
A/D
VREF- 1 I ANA A/D và đầu vào điện áp tham chiếu mức thấp bộ so sánh
CVREF X O ANA Đầu ra điện áp tham chiếu bộ so sánh 5 RA3/A N3/ VREF + RA3 0 1 O I TTL
Chiều ra vào dữ liệu, không ảnh hưởng đầu vào tương tự AN3 1 I ANA Đầu vào kênh 3 của bộ biển đổi
A/D
VREF+ 1 I ANA A/D và đầu vào điện áp tham chiếu mức cao bộ so sánh 6 RA4/T 0CKI/ C1OU T/ RCV RA4 0 1 O I ST
Chiều ra vào dữ liệu, không ảnh hưởng đầu vào tương tự
T0CKI 1 I ST Cấp xung cho timer0
C1OUT 0 O -- Đầu ra 1 bộ so sánh/ưu tiên hơn vào/ra dữ liệu
RCV 1 I TTL Đầu vào USB thu phát RCV bên ngoài 7 RA5/A N4/SS/ HLVD IN/C2 OUT RA5 0 1 O I TTL
Chiều ra vào dữ liệu, không ảnh hưởng đầu vào tương tự AN4 1 I ANA Đầu vào kênh 4 của bộ biển đổi
A/D
chế độ SPI HLVDI
N 1 I ANA Đầu vào module phát điện áp cao C2OUT 0 O -- Đầu ra 2 bộ so sánh/ưu tiên hơn
vào/ra dữ liệu
Bảng 3. 3: Bảng chức năng chân của PORTB
stt chân Chức năng Thanh Ghi TRIS I/O Kiểu I/O Mô tả 33 RB0/A N12/I NT0/ FLT0/ SDI/S DA
RB0 1/0 I/O TTL Chiều ra /vào dữ liệu, không ảnh hưởng đầu vào tương tự AN12 1 I ANA Đầu vào kênh 12 của bộ biển đổi
A/D
INT0 1 I ST Ngắt ngoài 0
FLT0 1 I ST Đầu vào báo sự cố PWM(module ECCP1)
SDI 1 I ST Đầu vào dữ liệu chế độ SPI
SDA 1/0 I/O ST Đầu vào/ra dữ liệu chế độ I2C
34 RB1/A N10/I NT1/S CK/SC L
RB1 1/0 I/O TTL Chiều ra/ vào dữ liệu, không ảnh hưởng đầu vào tương tự AN10 1 I ANA Đầu vào kênh 10 của bộ biển đổi
A/D
INT1 1 I ST Ngắt ngoài 1
SCK 1/0 I ST Xung đồng bộ nối tiếp đầu vào/ra cho chế độ SPI
cho chế độ I2C 35 RB2/A N8 /INT2/ VMO
RB2 1/0 I/O TTL Chiều ra/ vào dữ liệu, không ảnh hưởng đầu vào tương tự AN8 1 I ANA Đầu vào kênh 8 của bộ biển đổi
A/D
INT2 1 I ST Ngắt ngoài 2
VMO 0 O -- Ngắt thu phát USB ,đầu ra VMO
36
RB3/A N9/CC P2/VP
O
RB3 1/0 I/O TTL Chiều ra /vào dữ liệu, không ảnh hưởng đầu vào tương tự AN9 1 I ANA Đầu vào kênh 9 của bộ biển đổi
A/D CCP2(1
) 1/0 I/O ST
Đầu vào bộ capture CCP2/ CCP2 của bộ so sánh đầu ra của PWM VPO 0 O -- Ngắt thu phát USB ,đầu ra VPO
37
RB4/A N11/K BI0/CS
SPP
RB4 1/0 I/O TTL Chiều ra/vào dữ liệu, không ảnh hưởng đầu vào tương tự AN11 1 I ANA Đầu vào kênh 11 của bộ biển đổi
A/D
KBI0 1 I TTL Chân ngắt của ngắt thay đổi mức PORTB
CSSPP 0 O -- Điều kiển chọn chip đầu ra SPP
38
RB5/K BI1/P
GM
RB5 1/0 I/O TTL Chiều ra /vào dữ liệu số KBI1 1 I TTL Chân ngắt của ngắt thay đổi mức
PORTB
PGM 1/0 I/O ST Tín hiệu nối mạch nạp nối tiếp(ICSP)
39 RB6/K BI2/P
RB6 1/0 I/O TTL Chiều ra/ vào dữ liệu số KBI2 1 I TTL Chân ngắt của ngắt thay đổi mức
GC PORTB
PGC 1/0 I/O ST Đầu vào xung từ(ICSP và ICD)
40
RB7/K BI3/P
GD
RB7 1/0 I/O TTL Chiều ra/ vào dữ liệu số KBI3 1 I TTL Chân ngắt của ngắt thay đổi mức
PORTB
Bảng 3. 4: Bảng chức năng chân của PORTC
stt chân Chức năng Thanh Ghi TRIS I/O Kiểu I/O Mô tả 15 RC0/ T1OS O/ T13CK I
RC0 1/0 I/O ST Chiều ra /vào dữ liệu số T1OSO 0 O — Đầu ra bộ phất xung timer 1 T13CK
I 1 I ST
Cấp xung cho timer1 /timer3 chế độ đếm sự kiện (counter). 16 RC1/ T1OSI/ CCP2/ UOE
RC1 1/0 I/O ST Chiều ra /vào dữ liệu số
T1OSI x I CM
OS
Đầu vào bộ dao động timer1.cấm đầu ra/vào số
CCP2(2
) 1/0 I/O ST
Đầu vào capture (CCP2)/CCP2 của bộ so sánh và đầu ra của PWM UOE 0 — — Ngắt thu phát USB ,đầu ra UOE
17
RC2/C CP1 /P1A
RC2 1/0 I/O ST Chiều ra /vào dữ liệu số
CCP1 1/0 I/O ST Đầu vào capture (CCP1)/ CCP1 của bộ so sánh và đầu ra của PWM P1A 0 O TTL Điện áp tăng cường đâu ra CCP1
PWM, kênh A.
D-/VM
D- 1/0 I/O — Dòng trừ khác biệt USB (đầu vào/ ra)
VM 1 I TTL Ngắt thu phát USB ,đầu vào VM
24
RC5/D + /VP
RC5 1 I TTL Chiều ra /vào dữ liệu số
D+ 1/0 I/O — Dòng cộng khác biệt USB (đầu vào/ ra)
VP 1 O TTL Ngắt thu phát USB ,đầu vào VP
25
RC6/T X/ CK
RC6 1/0 I/O ST Chiều ra /vào dữ liệu số TX 0 O — Chân truyền dữ liệu nối tiếp không
động bộ của module EUSART CK 1/0 I/O ST Chân phát xung (clock) đồng bộ
nối tiếp của module EUSART
26
RC7/R X/ DT/SD
O
RC7 1/0 I/O ST Chiều ra /vào dữ liệu số RX 0 O ST Chân nhận dữ liệu nối tiếp không
động bộ của module EUSART
DT 1/0 I/O ST
Chân truyền dữ liệu nối tiếp động bộ của
module EUSART
SDO 1 I — Chân ra dữ liệu của giao tiếp SPI
Bảng 3. 5: Bảng chức năng chân của PORTD
stt chân Chức năng Thanh Ghi TRIS I/O Kiểu I/O Mô tả 19 RD0/S PP0
RD0 1/0 I/O ST Chiều ra /vào dữ liệu số SPP0 1/0 I/O TLL Cổng dữ liệu song song
20
RD1/S PP1
RD1 1/0 I/O ST Chiều ra /vào dữ liệu số SPP1 1/0 I/O TLL Cổng dữ liệu song song
21
RD2/S PP2
RD2 1/0 I/O ST Chiều ra /vào dữ liệu số SPP2 1/0 I/O TLL Cổng dữ liệu song song
22
RD3/S PP3
RD3 1/0 I/O ST Chiều ra /vào dữ liệu số SPP3 1/0 I/O TLL Cổng dữ liệu song song
27
RD4/S PP4
RD4 1/0 I/O ST Chiều ra /vào dữ liệu số SPP4 1/0 I/O TLL Cổng dữ liệu song song
28
RD5/S PP5 /P1B
RD5 1/0 I/O ST Chiều ra /vào dữ liệu số SPP5 1/0 I/O TLL Cổng dữ liệu song song
P1B 0 O — Đầu ra kênh B của bộ PWM tăng cường ECCP1
29
RD6/S PP6 /P1C
RD6 1/0 I/O ST Chiều ra /vào dữ liệu số SPP6 1/0 I/O TLL Cổng dữ liệu song song
P1C 0 O — Đầu ra kênh C của bộ PWM tăng cường ECCP1
30
RD7/S PP7 /P1D
RD7 1/0 I/O ST Chiều ra /vào dữ liệu số SPP7 1/0 I/O TLL Cổng dữ liệu song song
P1D 0 O — Đầu ra kênh D của bộ PWM tăng cường ECCP1
stt chân Chức năng Thanh Ghi TRIS I/O Kiểu I/O Mô tả 8 RE0/A N5/CK 1SPP
RE0 1/0 I/O ST Chiều ra /vào dữ liệu số,khồng ảnh hưởng của đầu vào analog AN5 1 I ANA Đầu vào kênh 5 của bộ chuyển đổi
A/D CK1SP P 0 O — Xung ra 1 SPP 9 RE1/A N6/CK 2SPP
RE1 1/0 I/O ST Chiều ra /vào dữ liệu số,khồng ảnh hưởng của đầu vào analog AN6 1 I ANA Đầu vào kênh6 của bộ chuyển đổi
A/D CK2SP P 0 O — Xung ra 2 SPP 10 RE2/A N7/OE SPP
RE2 1/0 I/O ST Chiều ra /vào dữ liệu số,khồng ảnh hưởng của đầu vào analog AN7 1 I ANA Đầu vào kênh 7 của bộ chuyển đổi
A/D
OESPP 0 O — Cho phép SPP đầu ra.
12 ,3 1 VSS VSS P Nối mass 11 ,3 2 VDD
VDD P ST Nối nguồn dương
29 VUSB VUSB 0 O ST Nội bộ USB đầu ra điều chỉnh điện áp 3.3V.
Legend:
TTL = TTL compatible input CMOS = CMOS
compatible input or output
ST = Schmitt Trigger input with CMOS levels I = Input
O = Output P = Power
Note 1: Alternate assignment for CCP2 when CCP2MX Configuration bit is cleared.
2: Default assignment for CCP2 when CCP2MX Configuration bit is set. 3: These pins are No Connect unless the ICPRT Configuration bit is set. For NC/ICPORTS, the pin is No Connect unless ICPRT is set and the DEBUGConfiguration bit is cleared