KẾT LUẬN.

Một phần của tài liệu thiết kế trên kít FPGA DE2 của Altera (Trang 83)

không còn là một vấn ựề mới mẻ ựối với sự phát triển mạnh mẽ của công nghệ thiết kế bộ vi xử lý trên thế giới. Nhưng với tác giả nói riêng cũng như với hầu hết các sinh viên Việt Nam thì ựây vẫn là một vấn ựề mới và ựòi hỏi khá nhiều thách thức khi thực thi thiết kết một vi xử lý thực sự. Luận văn này thể hiện sự tìm tòi, khai thác và tổng hợp những kiến thức thu thập ựược trong cả hai lĩnh vực kiến trúc các bộ vi xử lý và quy trình thiết kế của một vi xử lý nói riêng cũng như quy trình thiết kế các hệ thống nhúng nói chung. Khi thực hiện luận văn tác giả ựã tham khảo và hiểu ựược rất nhiều vấn ựề về thiết kế vi xử lý cũng như xu hướng phát triển của vi xử lý trên thế giới.

Tác giả ựã thiết kế thành công một vi xử lý 8 bắt dựa trên kiến trúc RICS và tập lệnh của Microchip. Qua luận văn này tác giả không những có những kiến thức cơ bản về vi xử lý, vi ựiều khiển, hệ thống nhúng mà còn học tập và thực thi ựược các bước phát triển một hệ thống trên nền công nghệ FPGA. Tuy kết quả thiết kế mới chỉ dừng lại ở mức kiểm thử các chức năng của vi xử lý, nhưng do thời gian có hạn và ựây coi như là bước ựầu tiên ựể sau này tác giả có thể phát triển những vi xử lý phức tạp hơn.

Những mặt còn hạn chế sau khi hoàn thành luận văn là:

- Tác giả chưa thể kiểm nghiệm ựược việc lan truyền cũng như thời gian trễ của các xung nhịp, do ựó tác giả chỉ cho vi xử lý chạy thử ở tốc ựộ khá thấp.

- Do khi thực hiện kĩ thuật pipeline, việc xử lý sự phụ thuộc dữ liệu khá phức tạp do ựó trong phiên bản hiện tại tác giả chưa thực hiện ựược Data Forwarding cũng như kiểm tra sự phụ thuộc dữ liệu giữa các lệnh do ựó khi lập trình người lập trình phải rất cẩn thận về sự phụ thuộc dữ liệu giữa các lệnh.

- Mục ựắch của luận văn là thiết kế một vi ựiều khiển sử dụng trong các hệ thống nhúng, do ựó cần thiết kế nhiều module vào ra cũng như những module cần thiết cho một hệ thống nhúng. Tuy nhiên tác giả mới chỉ hoàn thành xong trái tim của một hệ nhúng ựó là bộ vi xử lý.

- Sau khi kết thúc luận văn này, tác giả coi ựây là tiền ựề ựể phát triển tiếp một bộ vi xử lý 32 bắt dựa trên kiến trúc MIPS và mở rộng thêm các module vào ra cũng như các module giao tiếp như UART, I2C, SPIẦ

TÀI LIỆU THAM KHẢO

Một phần của tài liệu thiết kế trên kít FPGA DE2 của Altera (Trang 83)