H THÔNG
4.2.1. Gi i thi u so lu c v P89V51RD2
Khái quát tính nang
- P89V51DR2 là vi di u khi n 8051 có 64kB flash và 1024 bytes (1kB) b nh d li u RAM, IAP/ISP.
- Tính nang d c bi t c a P89V51DR2 là ch d ho t d ng mode x2. Ngu i thi t k ch n ch y ng d ng c a mình ch d này d nhân dôi t c d khi ho t d ng cùng t n s dao d ng (m t chu k máy b ng 6 chu k xung nh p).
- B nh chuong trình flash cho phép l p trình ISP ho c/ và song song. Ch d l p trình song song du c dua ra d thích ng v i t c d cao, gi m th i gian và giá thành.
Các tính nang
- CPU 80C51, ho t d ng 5 DVC trong t m t n s dao d ng d n 40 MHz. - 64kB ISP, SPI, 5 PCA v i ch c nang PWM / capture/ compare 16 bít. - 4 c ng xu t nh p, 3 Timers / Counters 16 bits.
- Watchdog Timer có th l p trình du c, 8 ngu n ng t, 2 thanh ghi DPTR. - Tuong thích m c logic TLL và CMOS, Phát hi n ngu n y u (Brownout Detect).
- Ch d Low-power, Power down, Idle.
So d kh i c a P89V51ED2
- 41 -
1.C u trúc, ch c nang các chân c a P89V51RD2 gi ng nhu c a 8051 kinh di n. VCC - Chân s 40, cung c p di n áp ngu n +5V cho Chip.
GND - Chân s 20 là chân d t
XTLA1 và XTLA2: 8051 có m t b dao d ng trên chip nhung v n c n m t
b d ng h bên ngoài d kích ho t. B dao d ng th ch anh ngoài thu ng du c n i t i các chân XTLA1 (chân s 19) và XTLA2 (chân s 18). Khi m c dao d ng th ch anh, ph i có hai t di n 30pF, m t d u n i t i XTLA1, XTLA2 và d u kia n i d t.
RST - chân kh i d ng l i (RESET), chân vào, s 9. Ð RESET có hi u qu ,
chân RST c n duy trì tr ng thái tích c c (m c cao) t i thi u 2 chu k máy.
EA - Truy c p b nh ngoài (Extenal Acces) là chân vào, chân s 31. Ð i v i
các thành viên h 8051 có ROM chuong trình trên chip nhu 89C51 thì chân EA du c n i t i ngu n Vcc.
PSEN- Là chân s 29 có ch c nang cho phép c t chuong trình (Program Store Enable).
ALE - Cho phép ch t d a ch (Address Latch Enable) là chân ra có m c tích c c
cao.
Nhóm chân c ng vào/ra: G m có 4 c ng P0, P1, P2, P3. Là các c ng vào ra 8 bit, cho phép d nh d a ch m c bit.
C ng P0 (chân s 32-39): kênh d li u 8 bit. Khi s d ng b nh ngoài thì nó là kênh d a ch và d li u b ng cách d n kênh d ti t ki m s chân.
P0.0, P0.1, P0.2, P0.3, P0.4, P0.5, P0.6, P0.7
C ng P1 (chân s 1-8): c ng vào ho c ra song song 8 bit 2 chi u.
P1.0, P1.1, P1.2, P1.3, P1.4, P1.5, P1.6, P1.7
C ng P2 (chân s 21-28): C ng vào ho c ra 8 bit 2 chi u, trong s d ng b
nh ngoài nó dóng vai trò kênh d a ch byte cao (A8 A15).
P2.0, P2.1, P2.2, P2.3, P2.4, P2.5, P2.6, P2.7
C ng P3: G m 8 chân t chân 10 d n chân 17. C ng vào ho c ra 8 bit 2 chi u
- 42 - B ng 4.4
Bit P3 Ch c nang Chân
P3.0 Nh n d li u (RXD) 10 P3.1 Phát d li u (TXD) 11 P3.2 Ng t 0 (INT0) 12 P3.3 Ng t 1 (INT1) 13 P3.4 B d nh th i 0 (T0) 14 P3.5 B d nh th i 1(T1) 15 P3.6 Ghi (WR) 16 P3.7 Ð c (RD) 17
P1.0-T2: Ngõ vào Couter cho Timer/Counter2 ho c ngõ ra cho Timer/Counter2. P1.1-T2EX: Ði u khi n hu ng và c nh kích ch c nang Capture cho Timer/Counter2.
P1.2-ECI: Ngõ vào xung nh p. Tín hi u này là ngu n xung nh p cho ch c nang PCA P1.3-CEX0: ngõ vào xung nh p cho ch c nang Capture/Compare Modul 0.
P1.4: - SS: ch n c ng ph vào cho SPI.
- CEX1: ngõ vào xung nh p cho ch c nang Capture/ Compare Modul 1. P1.5: - MOSI: ph c v SPI.
- CEX2: ngõ vào xung nh p cho ch c nang Capture/ Compare Modul 2. P1.6: - MOSO: ph c v SPI.
- CEX3: ngõ vào xung nh p cho ch c nang Capture/ Compare Modul 3. P1.7: - SCK: ph c v SPI
- CEX4: ngõ vào xung nh p cho ch c nang Capture/ Compare Modul 4.
PSEN: cho phép dùng b nh chuong trình ngoài. Khi MCU s d ng b nh
chuong trình trong chíp thì PSEN không tích c c. Khi s d ng b nh chuong trình ngoài, PSEN thu ng m c tích c c hai l n trong m i chu k máy. S chuy n m c cao sang th p trên PSEN cu ng b c t bên ngoài khi ngõ vào RST dang m c cao trong hon 10 chu k máy s dua MCU vào ch d l p trình host t bên ngoài.
- 43 -
RST: khi ngu n dao d ng dang ho t d ng, m c cao trên chân RST trong ít nh t hai chu k máy s RESET l i h th ng. N u chân PSEN chuy n m c th p trong khi RST v n còn m c cao, MCU s vào ch d l p trình host t bên ngoài n u không s ho t d ng bình thu ng.
EA: cho phép s d ng b nh chuong trình ngoài.
EA = ‘0’: b nh ngoài.
EA = ‘1’: b nh trong chíp.
PROG
ALE : cho phép ch t d a ch , ngoài ra chân này còn du c dùng d dua vào ch d l p trình Flash.
2. T ch c b nh
MCU P89V51RD2 có hai vùng không gian d a ch riêng bi t: vùng luu tr cho b nh chuong trình và vùng d a ch cho b nh d li u.
Có hai vùng b nh n i Flash trong MCU, Block 0 có 64kB và du c t ch c thành 512 sector, m i sector ch a 128 Byte. Block 1 ch a chuong trình ISP/ICP và du c kích ho t khi ch n k t h p bit reset m m (SWR) <FCF.1> và bit ch n bank (BSEL) <FCF.0>.
Hình 4.5: M ch ghép n i P89V51RD2 v i RS232.
Ch c nang PCA
Ch c nang n i b t c a P89V51RD2 là có 5 kênh PCA, các thanh ghi ch u tác d ng: CMOD, CCON, CCAPMn
- 44 -
Hình 4.6: H th ng các ng t ch c nang PCA
Thanh ghi ch c nang d c bi t CMOD: không th can thi p vào t ng bit.
B ng 4.5:
Bit Ký hi u Ch c nang
7 CIDL Ði u khi n tr ng thái r i c a Counter PCA. CIDL= ‘0’: PCA ti p t c ho t d ng.
CIDL = ‘1’: l p trình cho PCA không ho t d ng. 6 WDTE Cho phép Watchdog Timer trên modul 4.
3÷5 - Chua du c khai báo.
1÷2 CPS1 – CPS0 L a ch n ngu n xung d m cho PCA 0 ECF Cho phép ng t khi tràn Counter PCA
PCA là Timer 16 bit d c bi t, g m 5 modul. M i modul có th l p trình v n hành m t trong 4 ch d : capture c nh lên/xu ng, timer, ngõ ra t c d cao, di u xung PWM. Timer PCA có th v n hành nh các ngu n xung nh p: ½ OscFreq; 1,6 OscFreq; t c d tràn c a timer 0, hay t ngõ vào trên chân ECI (P1.2). Ngu n xung nh p c a PCA du c ch n nh các bit CPS1 – CPS0 trên thanh ghi da nang CMOS. B ng quy d nh cách ch n xung nh p cho PCA
- 45 - B ng 4.6
CPS1 CPS0 Ch n xung nh p cho PCA 0 0 Fosc/6
0 1 Fosc/2
1 0 Tràn t Timer 0
1 1 Xung nh p ngoài (ECI) t c d l n nh t Fosc/4
Thanh ghi ch c nang d c bi t CCON: không th can thi p vào t ng bit.
B ng 4.7: Bit Ký hi u Ch c nang 0 CCF0 C ng t modul PCA 0 1 CCF1 C ng t modul PCA 1 2 CCF2 C ng t modul PCA 2 3 CCF3 C ng t modul PCA 3 4 CCF4 C ng t modul PCA 4 5 - Chua d nh nghia
6 CR Bit di u khi n ch y counter PCA 7 CF C d m tràn PCA
Thanh ghi ch c nang so sánh/capture cho các modul PCA: CCAPMn
Không th can thi p vào t ng bit. B ng 4.8
Bit Ký hi u Ch c nang
0 EXCFN Cho phép ng t CCFn.
1 PWMN Ch d di u xung, tác d ng d n chân ECXn. 2 TOGN L t m c ngõ ra, tác d ng d n chân ECXn.
3 MATN Cho phép k t n i v i c ng t CCFn thanh ghi CCON. 4 CAPNN Cho phép capture c nh xu ng.
5 CAPPN Cho phép capture c nh lên. 6 ECOMN Cho phép b so sánh. 7 - Chua d nh nghia.
- 46 -
Ch c nang di u xung (PWM) c a PCA:
Hình 4.7: Ch c nang di u xung (PWM) c a PCA
ch c nang này, giá tr ngõ ra CEX ph thu c vào giá tr hai thanh ghi: CCAPnL và CL, khi CL tang l n hon CCAPnL thì CEX s chuy n sang m c 1, ngu c l i s m c 0, m i l n tràn c CCAPnL s n p l i giá tr t CCAPnH, chính di u này cho phép c p nh t duty cycle m i mà không gây nh hu ng t i quá trình PWM. Ch c nang PWM này có d phân gi i 8 bit, t c là ta du c 256 m c chia.
ng v i di n áp 24V thì m i m c s là 24/256 9.4 mV tuong d i m n.
Trình t n p chíp.
Ti n ích c a P89V51RD2 là n p tr c ti p trên vi m ch di u khi n mà không c n s d ng m ch n p nhu d i v i h 8051 kinh di n. S d ng ph n m m Flash Magic
1. T t ngu n, g n m ch c ng COM - RS232.
2. M chuong trình n p <Flash Magic, ch n Device, BaudRate, thi t l p các thông s >.
3. Brownse d n file .hex c n n p vào MCU. 4. B t ngu n.
5. Nh p start trên hình Flash Magic.
6. B m Reset ngoài. (có th d n lúc này m i b t ngu n, d y là quá trình POR). 7. K t n i ISP ch báo hi u complete.
- 47 -
4.2.2. ADC 0809
B chuy n d i ADC0809 là m t thi t b CMOS k t h p v i m t b chuy n d i tuong t sang s 8-bit, m t b h p 8-kênh và m t vi x lý di u khi n tuong thích. B chuy n d i 8-bit s d ng phuong pháp chuy n d i x p x liên ti p. B h p 8 kênh có th truy c p tr c ti p d n b t kì tín hi u tuong t don c c 8 kênh nào.
ADC0809 không yêu c u di u ch nh di m 0 và d y thang do, d ghép n i v i các vi x lý.
ADC0809 s h p nh t các khía c nh t t nh t c a nhi u k thu t chuy n d i A/D. Do dó ADC0809 có t c d và d chính xác cao, ph thu c r t ít vào nhi u d , d t du c d chính xác r t cao trong m t th i gian dài, có tính l p trong ng d ng và tiêu th nang lu ng t i thi u. V i các d c trung này thì ADC0809 phù h p v i các
ng d ng di u khi n ti n trình, máy móc và các ng d ng. Các d c di m Ð phân gi i 8-bit T ng l i chua du c di u ch nh ½ LSB và 1 LSB Ngu n cung c p 5 VDC Công su t th p 15 mW Th i gian chuy n d i 100 s
Mô t ch c nang b chuy n d i
ADC0809 ch a b h p kênh tín hi u tuong t don c c 8 kênh. M t kênh vào d c bi t du c ch n b ng cách dùng b gi i mã d a ch . B ng du i ch ra tr ng thái vào d các du ng d a ch l a ch n kênh. Ð a ch du c ch t vào trong b gi i mã chuy n bi n t th p d n cao c a tín hi u cho phép ch t d a ch .
- 48 - So d k t n i ADC0809 a) b)
Hình 4.8: a) Ðóng gói thành 2 hàng chân; b) Ðóng gói thành chip
Ch c nang các chân
IN0 d n IN7 : 8 d u vào tuong t
ADDA, ADDB, ADDC : Gi i mã ch n m t trong 8 d u vào START : Xung b t d u
CLK : Xung d ng h ALE : Ch t d a ch VCC : Ngu n c p
VRef(+) : Ði n th tham chi u (+) VRef(-) : Ði n th tham chi u (-)
- 49 -
ng d ng
H n ch thang di n tr
Trên d nh thang, Ref(+) không du c cao hon ngu n cung c p và dáy thang, Ref(-) không nên th p hon d t. Ði n th gi a thang cung ph i g n b ng v i di n th gi a c a ngu n cung c p. Các h n ch này th a mãn v i h th ng ratiometric và d dàng b t g p trong các h th ng n i d t.
Hình du i là h th ng n i d t có ngu n cung c p và tham chi u riêng bi t. Trong h th ng này ngu n cung c p ph i du c thay d i cho phù h p v i di n th chu n.
Hình 3.10: H th ng n i d t
Hình 4.11: Thang di n tr và cây công t c
Phuong trình c a b chuy n d i
S chuy n d i gi a 2 mã liên ti p N và N+1 nhu sau:
VIN=[(VRef(+)-VRef(-))(N/256 + 1/512) ± VTUE ] + VRef(-)
- 50 -
VIN[(VRef(+)-VRef(-))(N/256) ± VTUE ] + VRef(-)
Ð u ra mã N c a m t d u vào tùy ý là m t s nguyên trong d i: 256 ) ( ) ( ) ( x V V V V N REF REF REF IN d chính xác tuy t d i Trong dó: VIN = di n th d u vào b so sánh VREF (+) = di n th Ref (+) VREF (-) = di n th Ref (-)
VTUE = t ng di n th chua du c ch d nh (thông thu ng VREF(+)
512)
ng d ng d c trung
Hình 4.12
Các d u vào b so sánh tuong t
Dòng di n vào c a b so sánh d ng du c t o ra b i vi c dóng m theo chu k c a các di n dung th a trên chip. Nh ng di n dung này du c k t n i v i d u ra c a thang di n tr /m ng cây công t c và n i v i d u vào c a b so sánh. Giá tr trung bình c a dòng di n vào b so sánh khác v i t n s d ng h và v i VIN. N u không s d ng t l c d u vào tuong t và tr kháng c a ngu n tín hi u th p thì dòng di n vào b so sánh s không b l i, nh t th i du c t o ra b i di n dung s b m t tru c khi d u ra so sánh du c b t.
- 51 -
Các dánh giá c c d i
Ði n th cung c p (VCC): 6.5V
Ði n th t i các chân: -0.3V d n (VCC + 0.3V) Ngo i tr d u vào di u khi n
Ði n th t i d u vào di u khi n: -0.3V d n +15V (START, OE, CLOCK, ALE, ADDA, ADDB, ADDC) D i nhi t d luu tr : -65ºC d n +150ºC Hao phí dóng gói TA = 25ºC: 875mW
Nhi t d chu n: - Ðóng gói 2 hàng chân (plastic): 260ºC - Ðóng gói 2 hàng chân (ceramic): 300ºC Ðóng gói thành chip: - Vapor phase: 215ºC
- Tia h ng ngo i: 220ºC Ð nh y c m ESD: 400V
Các d c trung di n
(VCC = 5V VDC = VREF(+), VREF(-) = GND, TMIN = TA = TMAX và fCLK = 640 kHz ) B ng 4.10:
Kí hi u Tham s Ði u ki n Min Typ Max Ð.v
ADC0808 T ng l i chua du c ch d nh 25ºC TMIN ÷ TMAX ±1/2 ±3/4 LSB LSB ADC0809 T ng l i chua du c ch d nh 0ºC ÷70ºC TMIN ÷ TMAX ±1 ±1¼ LSB LSB
Ði n tr vào Ref(+)÷Ref(-) 1.0 2.5 k
D i di n th vào tuong t V(+) ho c V(- ) GND- 0.10 VCC+0.1 VDC
VREF(+) Ði n th (d nh) Ðo t i Ref(+) VCC VCC +0.1 V
Ði n th (gi a)
VCC/2-0.1 VCC/2 VCC/2+0.1 V
VREF(-) Ði n th (cu i) Ðo t i Ref(-) -0.1 0 V
IIN Dòng vào b so sánh
fc = 640 kHz -2 ±0.5 2 µA
Kí hi u Tham s Ði u ki n Min Typ Max Ð.v
IOFF(+) OFF dòng di n h VCC = 5V, VIN = 5V TA = 25ºC TMIN ÷ TMAX 10 200 1.0 nA µA 2 ) ( ) ( REF REF V V
- 52 - OFF dòng di n h VCC = 5V, VIN = 0V TA = 25ºC TMIN ÷ TMAX -200 -1.0 -10 nA µA
VIN(1) Th vào m c logic
“1”
VCC– 15 V
VIN(0) Th vào m c logic
“0”
1.5 V
IIN(1) Dòng vào m c logic
“1”
VIN = 15V 1.0 µA
IIN(0) Dòng vào m c logic
“0”
VIN = 0V -1.0 µA
ICC Dòng cung c p fCLK = 640 kHz 0.3 3.0 µA D li u ra và EOC (ng t)
VOUT(1) Th ra m c logic “1” Io = -360 µA VCC–
0.4
V
VOUT(0) Th ra m c logic “0” Io = 1.60 µA 0.45 V
VOUT(0) EOC th ra m c logic 0 Io = 1.2 µA 0.45 V