Chương 4: NGUYÊN LÝ LÀM VIỆC CỦA BỘ NHỚ RAM CHUẨN DDRAM
4.2Nguyên lý hoạt động
DDRAM Memory
Bộ nhớ DDRAM được sử dụng để lưu trữ các ký tự được hiển thị. Nó có khả năng lưu trữ lên đến 80 ký tự. Một số vị trí bộ nhớ trực tiếp liên quan đến các lĩnh vực nhân vật trên màn hình.
Nguyên tắc hoạt động bộ nhớ DDRAM là khá đơn giản: nó là đủ
để cấu hình một màn hình hiển thị để tăng địa chỉ tự động (dịch chuyển bên phải) và thiết lập các địa chỉ bắt đầu cho các thông báo được hiển thị (ví dụ 00 hex).
Sau đó, tất cả các ký tự được gửi thông qua đường dây D0-D7 sẽ được hiển thị trên màn hình như một tin nhắn chúng tôi được sử dụng từ trái sang phải. Trong trường hợp này, hiển thị bắt đầu từ lĩnh vực ký tự đầu tiên trong dòng đầu tiên bởi vì các địa chỉ bắt đầu là 00 hex.Không có vấn đề bao nhiêu ký tự được gửi đi, chỉ có 16 đầu tiên sẽ được hiển thị trên màn hình, trong khi phần còn lại của họ sẽ
được lưu lại và hiển thị sau đó sử dụng lệnh thay đổi. Thực tế, màn hình LCD là giống như một cửa sổ chuyển hướng bên trái bên phải so với vị trí bộ nhớ có chứa các ký tự khác nhau. Điều này là trong thực tế như thế nào có hiệu lực của thông điệp chuyển dịch trên màn hình đã được tạo ra.
Nếu con trỏ được kích hoạt, nó luôn luôn là vị trí ở lĩnh vực nhân vật hiện đang giải quyết. Nói cách khác, ngay sau khi nhân vật thích hợp xuất hiện tại vị trí con trỏ, coursor tự động di chuyển đến các lĩnh vực giải quyết tiếp theo.
Như tên của nó cho thấy, bộ nhớ DDRAM là một loại bộ nhớ RAM, có nghĩa là dữ liệu có thể được viết và đọc từ nó, trong khi nội dung của nó không thể cứu vãn bị mất khi bị cúp điện.
DDR RAM là Double Data Rate RAM . Mặc dù DDR RAM có thể được thiết kế cho tốc độ xung nhịp khác nhau, chúng tôi sẽ tập trung vào bộ nhớ RAM DDR-266. Nó hoạt động với một đồng hồ 133 MHz, nhưng nó sử dụng cả hai đầu và đuôi cạnh của chu kỳ đồng hồ. Do đó, nó tạo ra dữ liệu ở một tốc độ xung nhịp tương đương 266 MHz, là một dữ liệu gấp đôi tốc độ. DDR RAM đạt được tỷ lệ tăng gấp đôi dữ liệu của nó mặc dù bộ nhớ RAM nội bộ cốt lõi hoạt động ở tốc độ đồng hồ 133 MHz. Có hiệu quả, nếu một chip DDR RAM 8 bit dữ liệu cho mỗi chu kỳ của đồng hồ 266 MHz, sau đó nó được trong nội bộ sản xuất của 16 bit dữ liệu cho mỗi chu kỳ của đồng hồ 133 MHz, nhưng cung cấp theo yêu cầu chỉ có 8 bit tại một thời điểm I / O pins dữ liệu.
DDR-266 RAM đôi khi còn được gọi là PC-2100 RAM, kể từ ngày 64 bit hoặc hệ thống byte 8 (bộ nhớ) xe buýt, mà là điển hình cho máy tính cá nhân, DDR-266 RAM có băng thông của 8 x 266 = 2128 hoặc 2100 MB / s. (Lưu ý hệ thống xe buýt cũng được gọi là FSB hoặc Front Side Bus.)
DDR RAM lớn của các SDRAM (DRAM đồng bộ), sau này được gọi là PC- 66 RAM. Đồng bộ, ở đây, có nghĩa là tốc độ . Dưới sự thúc đẩy của Intel, điều này đã được thay thế bởi PC-100 và sau đó, PC-133 RAM (cùng một
công nghệ, nhưng được phân biệt bởi tốc độ xung nhịp cao hơn và nhiều hơn nữa thông số kỹ thuật chi tiết cho interoperation). Theo văn bản này, DDR II RAM đã được chuẩn hóa. Nó là thế hệ thứ ba trong loạt bài này: SDRAM / DDR RAM / DDR II RAM. DDR II RAM sẽ có một tốc độ clock hiệu quả của 400 MHz giới thiệu.
DDR RAM được tổ chức trong các hàng hoặc các trang bộ nhớ . Các trang bộ nhớ được chia thành bốn phần, gọi là các ngân hàng . Mỗi ngân hàng có một loại đăng ký liên kết với nó. Để giải quyết một hàng DDR RAM (bộ nhớ một trang), người ta phải xác định trên các chân cả một ngân hàng bộ nhớ và địa chỉ hàng . Một ngân hàng bộ nhớ có thể được hoạt động , trong trường hợp có một trang mở kết hợp với đăng ký của ngân hàng bộ nhớ. Lưu ý rằng các dòng địa chỉ trên xe buýt địa chỉ của CPU sẽ được "có dây" địa chỉ hàng, ngân hàng bộ nhớ, địa chỉ cột và chọn con chip. Các dòng địa chỉ có thể được nối tùy tiện, vì vậy mà một phần của bộ nhớ RAM gắn liền với một ngân hàng bộ nhớ có thể xuất hiện các CPU hoặc là để được tiếp giáp hoặc xen kẽ với các ngân hàng bộ nhớ khác. Kể từ khi đọc từ cùng một ngân hàng bộ nhớ có thể được nhanh hơn, các ngân hàng bộ nhớ nói chung là có dây để được tiếp giáp, mặc dù nó có thể dây địa chỉ của các chip khác nhau, xen kẽ với nhau.
Trong ví dụ này, chúng tôi giả định 256 Mb con chip là 32 Meg x 8 (8 chân dữ liệu), hoặc 8 Meg x 8 dữ liệu pins x 4 ngân hàng tổ chức. Một tập hợp của bốn bit dữ liệu được quy định cụ thể bằng cách sử dụng chân A0-A12 cho địa chỉ hàng, chân ba0-BA1 cho ngân hàng, và chân A0-A9 cho địa chỉ cột. Do đó, có các 8K hàng, 4 ngân hàng và cột 1K, hoặc 8Kx4x1K = 32 Meg bộ 8 bit dữ liệu. Địa chỉ hàng được quy định trong một giai đoạn đầu tiên, và các ngân hàng và địa chỉ cột được quy định cụ thể trong một giai đoạn thứ hai.
Để biết thông tin chi tiết, tham khảo ý kiến của một nhà cung cấp datasheets, chẳng hạn như 256 Micron Mb (Megabit) chip DDR RAM từ trang web của họ RAM .
DDR RAM hoạt động
DDR RAM thực hiện lệnh, mà thường được ban hành bởi chipset. Các chi tiết sơ đồ chân của nó, lệnh, vv, tương tự, mặc dù không giống hệt nhau của PC-133 RAM. Để kích hoạt một ngân hàng với một hàng để đọc hoặc viết, ngân hàng đầu tiên phải được tính phí. Phí cho phép các chip cảm nhận được
một hàng cụ thể, và khuếch đại các tín hiệu từ hàng đó. Một ngân hàng bộ nhớ thường được sạc sẵn , thay vì chờ đợi cho một đọc / ghi yêu cầu và sau đó tính tiền. Precharging thường có thể được chồng lên nhau với một ngân hàng bộ nhớ truy cập vào một ngân hàng bộ nhớ thứ hai.
Đọc và viết xảy ra trong vụ nổ. Độ dài bùng nổ là 2, 4, hoặc 8. Bursts của bốn là phổ biến nhất, và sẽ được các tiêu chuẩn trong DRR II. Lưu ý rằng Intel Pentium II và III có khối bộ nhớ cache của chiều dài 32 byte. Kể từ khi hệ thống (bộ nhớ) xe buýt là 8 byte, một vụ nổ của 4 sản lượng 4x8 = 32 byte, chính xác, đủ để lấp đầy một khối bộ nhớ cache
Chúng tôi sẽ giả định rằng tự động Precharge không được sử dụng. Điều này dường như là phương thức phổ biến nhất của hoạt động của chipset hiện tại. Các tùy chọn tự động Precharge ĐỌC và VIẾT cho phép cho một lệnh Precharge tự động, nhanh chóng sau khi đọc / ghi. Tuy nhiên, Precharge sẽ đóng trang hiện tại. Vì vậy, Precharge tự động nên chỉ có thể được sử dụng nếu nó được biết rằng bên cạnh ngân hàng bộ nhớ này sẽ là một trang bộ nhớ khác nhau. Đây là một dự đoán về tương lai. Hầu hết các chipset thích giả định địa phương không gian, và do đó không sử dụng tự động Precharge. Chúng tôi cũng bỏ qua chu kỳ làm mới. Kể từ khi các tế bào DRAM là tụ điện, họ phải được định kỳ làm mới. Chipset nhiều xuất hiện định kỳ phát sóng một REFRESH ALL lệnh, mặc dù nó có thể cá nhân làm mới hàng khi ngân hàng của nó không được sử dụng. Hàng phải được làm mới theo định kỳ (thường là 64 ms) hoặc người nào khác các tế bào của nó sẽ bị mất phí của họ.