III. KHẢO SÁT VI MẠCH ĐẾM LÊN –XUỐNG VAØ ĐẶT TRƯỚC SỐ ĐẾM
a. Khảo sát Vi mạch 74LS
Bảng sự thật MR PL CPU CPD Trạng thái 1 X X X Xóa 0 1 X X Xóa trước 0 1 L→ H 1 Không đổi 0 1 L→ H 1 Đếm lên 0 1 1 L→ H Đếm xuống Sơ đồ chân IC 74LS193
MR: Master Reset – tác động ở mức cao . CPU: Nhận xung đếm lên
PL: Nạp dữ liệu song, tác động ở mức thấp. TCD : Lúc đếm ở mức thấp TCU : Lúc đếm ở mức thấp P0 –P3 : Ngõ vào Q0 –Q3 : Ngõ ra b. Sơ đồ mạch ứng dụng IC 74LS193
Mạch đếm lên BCD từ 0 → 15 (0000 đến 1111) kết nối mạch như hình vẽ
Hình 18. Sơ đồ mạch đếm lên từ 0 đến 15
Hình 19. Sơ đồ mạch đếm xuống từ 15 xuống 0
2. Dụng cụ thực hành:
STT DỤNG CỤ – THIẾT BỊ STT LINH KIỆN
1. Đồng hồ V.O.M 1. 4 diode ; 1 C 2. Testboard 2. 1 IC 7805 ; 1 IC 555 3. Kiềm cắt 3. 2 R (4K7/1K) 4. Nhíp 4. 1 IC 74193 5. Dây cắm testboard 5. 1 VR (50K) 6. Mỏ hàn 6. 5 Led 7. Chì hàn 7. 1 MBA (1A)/220V/0V-3V-6V-9V-12V 3. Các bước thực hành:
Bước 2: Ráp bộ nguồn có ổn áp . Đo kiểm tra nguồn 5V chuẩn.
Bước 3: Ráp mạch dao động . Tạo xung vuông có tần số thấp ( dùng VOM kiểm tra )
Bước 4: Ráp Mạch đếm lên BCD từ 0 → 15 (0000 → 1111) Quan sát tín hiệu xung clk , tín hiệu ra trên các led và điền vào bảng trạng thái.
Bước 5: Ráp Mạch đếm xuống BCD từ 15 → 0 ( 1111 → 0000 ), Quan sát tín hiệu xung clk , tín hiệu ra trên các led và điền vào bảng trạng thái.
Bước 6: Ráp Mạch đếm , lên xuống BCD từ 0 → 15 (0000 đến 1111) và15 đến 0 ( 1111 đến 0000 ), Quan sát tín hiệu xung clk , tín hiệu ra trên các led và điền vào bảng trạng thái. • Bảng đo kiểm: STT LƯỢNGĐẠI GIÁ TRỊ ĐO (V/ mA) HỌC SINH NHẬN XÉT GHI CHÚ Không tải Có tải 1. VCC 2. V7505 3. VIC555 4. Vled 5. V74193 6. V3-IC555 7. Icc
8. Iled
9. I7805
10. I74193
11. IIC555
4. Đánh giá, nhận xét:
STT THANG ĐIỂM ĐIỂM
CHUẨN
ĐIỂM ĐẠT-NHẬN XÉT1. Hoàn thành mạch trước thời gian qui định. 0.5đ 1. Hoàn thành mạch trước thời gian qui định. 0.5đ
2. Mạch hoạt động tốt. 3đ
3. Kỹ thuật. ( G.V đặt 1 số câu hỏi cho HS ) 3đ
4. Mỹ thuật. 1.5đ
5. Tác phong lao động. 1đ
6. Vệ sinh lao động. 1đ
TỔNG ĐIỂM 10 điểm
Bài 5: BỘ NHỚ RAM –EPROM I. Khảo sát ROM và RAM
1. Mục đích, yêu cầu :
- Làm quen với các vi mạch nhớ ROM, RAM và các vi mạch đệm, chốt 3 trạng thái trên bus. - Nguyên tắc truy xuất data ở ROM (đọc ROM), định vùng địa chỉ, điều khiển các chân (Output enable), (Chip select)
- Nguyên tắc lưu trữ & truy xuất data ở RAM ( ghi và đọc RAM), định vùng địa chỉ, điều khiển các chân , , R/ (read/ write)
2. Linh kiện, vi mạch sử dụng:
- 2764 : EPROM 8KB, 8 bit data (đã được nạp). - 6264 : RAM 8KB, 8 bit data
- 74LS244 : đệm không đảo 8 bit. - 74LS373: đệm, chốt 8 bit. - 4040B: đếm nhị phân 12 bit - 74LS138: giải mã 3→8 . - 74LS02: 4 NOR 2 ngõ vào. - 74LS04: 6 NOT. - 74LS27: 3 NOR 3 ngõ vào.
- Matrix led : ma trận led điểm bố trí 7x5 .
- DipSW: set địa chỉ và data(lưu ý ở vị trí ON là mức cao) 3. Tóm tắt sơ đồ khối :
Tổng quan board thí nghiệm bao gồm các mạch sau :
+ Chế độ Manual: địa chỉ được set từng bit bằng dipSW. Ở vị trí ON. Bit địa chỉ tương ứng có mức logic cao.
Có 13 đường chỉ : A0 – A12 để tham chiếu hết 8KB trong bộ nhớ ROM 2764 hay RAM 6264 + Chế độ auto: địa chỉ tự động tăng dần nhờ mạch đến 4040B. Khi có mỗi cạnh xuống của xung CK ( ký hiệu A nhằm chỉ lấy bằng xung dương A khi tạo xung CK bằng Pulse SW )
Ngõ rẽ mạch đếm 4040 có 12 bit ( Q0 - Q11 ) và được reset bằng ngõ RS ( reset ở mức độ cao ) Như vậy, khi nối Q0 – Q11 tương ứng đến A0 - A11 , 4K đầu hay 4K sau của bộ nhớ được tham chiếu khi A12 = 0 hay A11= 1 .
* Chú ý : Do các chân địa chỉ A0 –A12 của ROM va RAM được nối trực tiếp đến phần tạo địa chỉ bằng DipSW, nên khi chọn chế độ Auto phải đảm bảo SW trên DipSW tương ứng ở vị trí OFF ( nếu không, sẽ làm hỏng IC đếm 4040 )
- Mạch tạo 8 bit data D0 – D7 bằng DipSW :
+ Có thể set từng bit data độc lập. Ở vị trí ON, bit data tương ứng có mức logic cao. + mạch đệm 8 bit 74244 có ngõ điều khiển :
= 0 : data được nối đến socket. = 1 : data bị cách ly ( Trạng thái HiZ)
- Mạch giải mã hàng, điều khiển cột, lái led 7x5 :
+ Mạch đệm, chốt data dùng 74373, có 2 ngõ điều khiển (Output Enable) và LE ( Latch Enable). Ở đây ngõ được nối mass và LE được nối đến CK(A) (E = 0 : chốt )
+ 3 bit data D0D1D2 được nối đến ngõ vào ABC/ 74138 để giải mã hàng H0 – H6 ( Ngõ 7/74138 không sử dụng ) và 5 bit data D3D4D5D6D7 để điều khiển cột C0C1C2C3C4 tương ứng .
λλλµµµ
off on
• Mạch điều khiển :
+Nhằm tạo các tín hiệu điều khiễn , ( cho ROM ) ; ( cho 74244) và , và R/ ( cho RAM )
+ 5 ngõ vào của mạch điều khiễn la A, SW01 ( ), SW02 ( ). SW1 ( ) và SW2( R/ ) với quy định cho các chức năng sau :
+ : xung âm khi tạo xung CK bằng plues SW ( chế độ manual ). Ở chế độ auto do CK trên kit thí nghiệm không có xung âm nên phải dùng thêm một cổng NOT để đưa tối ngõ này .
SW01 ( ) : NỐi đến SW0 trên kit dùng chọn /ROM SW02( ): Nối đến SW0 trên kit dùng chọn /74244 SW1 ( ): Nối đến SW1 trên kit dùng chọn /RAM
R/ =1 : đọc RAM R/ =0 : ghi RAM
Chú ý : do tính chất phức tạp của mạch và rất dê xảy ra sự tranh chấp data trên các bus ( mạch họat động sai và IC có thể hỏng ), khi thí nghiệm cần phải kiểm tra kỹ những chỗ nối dây và cẫn thận khi thao tác ( Set DipSW , các công tắc ở phần mạch điều khiễn ).
6.4 Các mạch thí nghiệm :
( chú ý lấy chức năng ở terminal TTL trên kit )
II. Đọc dữ liệu chứa trong bộ nhớ ROM.
( quan sát kết quả hiển thị xuất ra trên led 7x5 )
1. Truy xuất hết 8K ROM :( chế độ auto ) a.1 Chọn A12 = 0
- Nối dây địa chỉ Q0 – Q11 đến A 0 –A11 (đảm bảo các SW A0 – A11 trên DipSW ở vị trí OFF )
- Nối bus dây data D0 – D7 từ socker S3 đến socker S4 . - Nối dây cho tín hiệu điều khiễn , /ROM.
- Nối dây cho phần lấy chức năng trên kit đến board thínghiệm. RS RS
CK CK(A) SW0 SW01( )
+ Ghi nhận kết quả hiễn thị trên led 7x5 trong 4 KB đầu tiên . + Xác định vùng địa chỉ .
a2. Chọn A12 =1 ( giữ nguyên dây nối )
• Ghi nhận kết quả ở 4KB sau cùng . Xác định vùng địa chỉ.
2. Đọc data ở vùng nhớ có địa chỉ xác định : b1. ( phần bắt buộc ) 0200 – 0207 b2. ( Phần mở rộng ) 1 D08 – 1D17 Trong mỗi mục cho biết :
• Cách set địa chỉ cao
• Cách nối dây địa chỉ thấp .
• Data đọc được .
II . Ghi và đọc dữ liệu đối với bộ nhớ RAM.
1. Ghi RAM : ( Từ 8 byte data trong ROM ) ở địa chỉ 0200 – 0207 ( Phần bắt buộc ) - Chọn chế độ manual.
+ Nối bus dây data S3 với S4
+ Nối thêm dây cho tín hiệu điều khiễn , và R/ / RAM + Nối dây chức năng cho CK( A ), , , và R/ .
Đảm bảo : = 0 Chọn ROM, RAM = 0
R/ : ghi RAM
+ Set địa chỉ thấp : A2A1A0 = 000
+ Bật pulse SWA để tạo 1 xung đọc ROM ( ) và ghi RAM (R/ )
Ghi nhận data vừa ghi vào RAM .
+ Lập lại thứ tự như hai bước vừa rồi cho mạch để thí nghiệm nghiệm ở các mạch tiếp theo ( đảm bảo data lưu trữ trong RAM không bị mất )
2 . Ghi RAM : ( từ 8 byte data tạo bằng Dip SW bên ngoài ) ở địa chỉ 0400 – 0407 ( Phần bắt buộc )
- Thực hiện theo thứ tự các bước sau :
+ Chuyển vị trí dây nối trên board từ SW01 ( ) ê3 nối thêm dây điều khiễn /74244
+ Chuyển bus dây data : S4 với S5 .
+ Đưa các SW trên Dip SW chọn địa chỉ ve OFF; set lại địa chỉ cao A10 = 1; nối dây Q2Q1Q0 đến A2A1A0 để chọn chế độ auto.
+ Đưa các SW trên Dip SW chọn data về OFF ( tránh bị nhầm khi chọn data ) + Bật SW0, SW1 để = = 0 ( vẫm đảm bảo R/ = 0 )
+ Reset mạch đếm .
• Ghi ký tự A vào RAM :
+ Đầu tiên chọn D1D2D3D4D5D6D7 = 0010001
+ Bật pulse SW, data được ghi vào RAM và đồng thời hiển thị trên led 7x5 để kiểm tra. + Lập lại thứ tự như 2 bước vừa rồi cho đến địa chỉ A2A1A0 = 111 với các byte data lần lượt như sau :
01001110 11001110 00100000 10101110 01101110 11111111 + Bật SW0 để = 1 3. Đọc RAM : ( phần bắt buộc ) + Chọn = 0 , R/ = 1
+ Bật pulse SW . quan sát kết quả hiển thị và kiểm tra lại data đã được ghi ở mục b.
+ Set lại địa chỉ : A10 = 0, A9 =1