B. Dịng vi xử lý Pentium
4.3. STPCLK# Chuyển qua chuyển lại
là cần thiết để khẳng định và deassert STPCLK # tín hiệu trong khi thực hiện "hi_pwr2.exe" chương trình để tạo ra các điều kiện thống qua trường hợp xấu nhất. Khẳng định STPCLK # tín hiệu sẽ đặt các bộ vi xử lý vào nhà nước Stop-Grant (tiêu thụ khoảng 15% hoạt động hiện tại). Deasserting STPCLK # tín hiệu sẽ trở lại với bộ xử lý trạng thái bình thường. Để mơ phỏng hành vi của hệ thống thực tế, VCC nên được ổn định trước khi khẳng định hoặc deasserting STPCLK # như thể hiện trong hình
7. Khẳng định và deasserting STPCLK # quá nhanh cĩ thể tạo ra các transients áp khơng thực tế. Khơng cĩ chi tiết kỹ thuật thời gian tối thiểu cần thiết để ổn định VCCkể từ thời gian dự kiến là phụ thuộc nhiều vào hệ thống (chiều dàicủa lệnh hiện hành, viết chu
kỳ xuất sắc, thời gian đáp ứng của bộ điều chỉnh điện áp, và độ chính xác và số
lượng của tách). Nĩi chung,STPCLK # nên được khẳng định và các deasserted với tốc độ 200 Hz đến 100 kHz.
STPCLK toggling # cĩ thể dễ dàng thực hiện bằng cách sử dụngmột máy phát điện chức năng tiêu chuẩn. Các phép đo thực nghiệmcho thấy tần số biến thể từ 200 Hz đến 100 kHz khơng ảnh hưởng đến các phép đo VCC. Để dễ dàng đo lường, toggling STPCLK # giữa những tần số được khuyến khích. Đối
với toggling STPCLK # với một máy phát tần sốchuẩn, một làn sĩng vuơng được tạo ra với
3.3V cao điểm, và chu kỳ nhiệm vụ trong phạm vi 25% đến 75%.
Nếu một máy phát điện chức năng khơng cĩ sẵn, phương tiện thay thế cĩ thể được sử dụng cho toggling STPCLK #. Hình
8 minh họa một mạch 555 Thơi gian đơn giản mà cĩ thể được sử dụng để sản xuất một làn sĩng vuơng với chu kỳ nhiệm vụ của nĩđược xác định bởi R2 và các R1 và các tần số kiểm sốt bởi các tụ điện C.
• Chu kỳ = (R1 + R2) / (R1 + 2R2) * 100
• Tần số = 1,44 / (R1 + 2 * R2) / (R2 * C) kết quả thực nghiệm đã chỉ ra
rằng 555 là đủ toggling STPCLK #. Thí nghiệm thực hiện bằngcách sử dụng các mạch 555 giờ đã thành cơng trong việc đưa rachính xác các phép đo điện áp thống qua
tại Mục 4.2. Các STPCLK pin ở mặt sau của hội đồng quản trị đượchàn chặt vào một sợi dây để dễ dàng chuyển đổi qua lại cácSTPCLK #.
Kết nối đầu ra máy phát tín hiệu để các chân hàn STPCLK trên bảngbằng cách sử dụng một cáp đồng trục 50 Ohm. Các máy phát điệntần số nên sản xuất
một tín hiệu đỉnh 3.3V với một chu kỳ nhiệm vụ25% đến 75%. Kết nối một đầu dị dao động khác STPCLK hàn pindây (kích hoạt). Hãy chắc chắn rằng khơng để mặt đất này
dao động thăm dị mặt đất hội đồng quản trị, bởi vì điều này cĩ thểgây ra tiếng ồn quá mức. Thay vào đĩ, mặt đất thăm dị cĩ thể được bao bọc xung quanh lá chắn mặt đất thăm dị
4.4.Đo lường Step-by-Step
Thủ tục
Thiết lập cơ bản cho các phép đo được thể hiện trong hình
9.Kết nối một tàu thăm dị tới Kênh 1 của oscilloscope để đo các chân vi xử lý nằm ở mặt sau của hội đồng quản trị. VCC đo cho tất cả các phân
tích thống qua phải được thực hiện ở mặt sau của hội đồng quản trị và 12 chân lưu ý Sau đĩ làm theo các chỉ dẫn cơ bản:
1. Hiệu chỉnh phạm vi để đặt nĩ vào các thiết lập mong muốn như thể hiện trong Bảng 6.
2. Hãy chắc chắn rằng hội đồng quản trị, quyền hạn một cách chính xác. Đo điểm đặt cho VCC để đảm bảo nĩ là gần
2.8V (2.7V 2.9V). Sử dụng dao động hoặc đồng hồ đo đa-kỹ thuật số đo lường.
3. Nếu hội đồng quản trị, quyền hạn và các điểm đặt là khơng đạt yêu cầu, sau đĩ kiểm tra lại các thiết lập cho chính xác. Nếu điểm đặt vẫn cịn khơng nằm trong các chi tiết kỹ thuật điện áp áp, hãy tham khảo các bộ xử lý Pentium ® linh hoạt Hướng dẫn Thiết kế Bo mạch chủ (đặt hàng số 243187). Nếu điểm đặt là thỏa đáng, kiểmtra xử lý Pentium 233 MHz với MMX cơng nghệ trong ba thiết lậpsau đây:
a) Tại dấu nhắc MS-DOS: đo min / điện áp tối đa (đối với tập hợp điểm).
b) Tại dấu nhắc MS-DOS và các # với toggling STPCLK: đo min /điện áp tối đa (cho margining mặt phẳng 2.8V VCC).
c) Với mã căng thẳng (Hi_pwr2.exe) chạy và các toggling STPCLK#: đo min / điện áp tối đa (đối với trường hợp gĩc gai và các giọtVCC).
thiết lập các thiết lập trong Bảng 7 và các được kích hoạt ở rìaSTPCLK #. Đo lường sự khác biệt từ phía trên cùng của các tín hiệuVCC / VSS xuống dưới như thể hiện
trong các mẫu máy hiện sĩngâm mưu trong hình 10. Mục đích của việc đo lường này là để cĩ được Min / Max điện áp dùng cho điểm đặt. Điền vào các bảng trongPhụ lục C.
Bảng 7. Đo lường kỹ thuật Tĩm tắt đo băng thơng
(1) 20 MHz thăm dị băng thơng > 250 MHz
Board a i mđị đ ể Ở mặt sau của bảng, tại chân socket
pin Địa điểm 6 chân cho Vcc2 phép đo (được liệt kê dưới đây) A17/B20, A7/B10, G1/K2, S1/V2, AC1/Z2, AN13/AM10
4.4.1. một thủ tục
Hình 10.Đo điện áp Min / Max cho điểm đặt tại MS-DOS * Prompt
4.4.2. THỦ TỤC B
Tại dấu nhắc MS-DOS với các máy phát điện xung "trên" và kết nối
với STPCLK # cho Vcc2 margining mặt phẳng, đảm bảo phạm viđược thiết lập để thiết lập trong bảng 7 và các được kích hoạt mỗi cạnh từ tần số
máy phát điện. Đo lường sự khác biệt từ phía trên cùng của việc tăng dưới cùng của droop như thể hiện trong các mẫu máy hiện sĩng âm mưu trong hình 11. Tài liệu sau đây trong bảng dữ liệu trongPhụ lục C.
Hình 11.Đo điện áp Min / Max cho điểm đặt tại MS-DOS * Promptvới STPCLK # đảo chiều
4.4.3. THỦ TỤC C
Với các máy phát điện xung kết nối với STPCLK # và các chạy kiểm tra căng thẳng (hi_pwr2), đảm bảo phạm vi được thiết lập để các thiết lập trong Bảng 7 và các được kích hoạt ở cạnh # STPCLK từmáy phát điện tần số. Đo lường sự khác biệt từ phía trên cùng củaviệc tăng dưới cùng của droop như thể hiện trong các mẫu máy hiện sĩng âm mưu trong hình 12. Thiết lập này nên cung cấp cho cácphép đo trường hợp xấu nhất. Hồn thành các bảng dữ liệu trongPhụ lục C.
4.5. Đánh giá đo lường
Kết quả
Bộ xử lý Pentium MMX cơng nghệ Vcc2 đặc điểm kỹ thuật chophép một ngân sách tổng cộng là 200 mV, từ 2.7V đến 2.9V. Tuy nhiên, điều quan trọng
là nhận ra rằng điều này đặc điểm kỹ thuậtđiện áp áp bao gồm bất kỳ sai lệch trong điều chỉnh điện áp và mạch của nĩ, cũng như tác động lão hĩa củacác thành phần này như mơ tả tại mục 3.0. Cĩ một xác suất mà các thành phần này cĩ thể hiển
thị ít hơn so với hành vi chính xác. Vì vậy,một vùng đồng bằng đo 200 mV khơng được xem là đi qua (điểm cài đặt cĩ thể thay đổi, cũng như các thành phần hỗ trợ cĩ
thể hiển thị ít hơn so với hành vi chính xác). Ví dụ, hãy xem xét các con sốcho bộ điều chỉnh điện áp áp tuyến tính thể hiện trong Bảng 3. Điểm đặt bộ điều chỉnh điện
áp, thơng tin phản hồi điện trở chính xác, và trơi dạt nhiệt và các các tác động lão hĩa kết hợp với nhau để sử dụng ± 36,4 mV (± 28 mV ± 5,6 mV ± 2,8 mV)
± 100 mV phạm vi. Điều này để lại một biên độ chỉ ± 63.6V
([200 mV (± 36,4 * 2)] / 2) cho transients VCC. Vì vậy, một vùng đồng bằng đo 137,2 mV cho transients VCC chắc chắn sẽ tạothành một hệ thống ổn định cho kịch bản trong Bảng 3.
Hình 12. Đo transients VCC Worst với đảo chiều STPCLK # và cácChạy Mã căng thẳng
1.0. GIỚI THIỆU
Hiện nay, tích hợp mạch nhà sản xuất là chỉ định- ing thiết bị cho thấp điện áp hoạt động. Hầu hết các thiết bị là quy định cho hoạt động xung quanh 3V. Điều này cĩ thể cho biết hoạt động trung tâm xung quanh 3.0V, 3.3V hoặc khác điện áp. Nhiều thiết bị là ngay cả quy định cho hoạt động tại 2V và bên dưới.
Trong nhiều nhúng thiết kế, các thiết kế muốn các thấp est hệ thống năng tản cĩ thể. Nhúng, thấp điện áp thiết kế yêu cầu tối đa pin cuộc sống mà là trực tiếp tỷ lệ để các hiện tại tiêu thụ của các hệ thống. Hệ thống hiện tại tiêu thụ là 1 tuyến tính func- tion của hoạt động điện
áp. ứng dụng ghi thảo luận tại sao thấp điện áp thiết bị và hệ thống là mang lại lợi ích và làm thế nào để thiết kế thấp volt- tuổi hệ thống. Năng vật tư, hỗn hợp điện áp hệ thống, duy nhất điện áp hệ thống và năng quản lý đề án là tất cả thảo luận. Mặc dù 3V hệ thống là cụ thể thảo luận, các khái niệm áp dụng để tất cả thấp điện áp thiết kế
2.0. 3V là gì?
Các hạn "3V'' thường đề cập để 3.3V g 0.3V. Điều này là các JEDEC tiêu chuẩn cho quy định nguồn cung cấp. Các chính- ity của thiết bị là quy định cho 3.3V hoạt động, các stan- Sở NN & PTNT là sử dụng cho di động Máy vi tính. JEDEC Tiêu chuẩn 8 định nghĩa LVCMOS (Low Điện áp CMOS) hoạt động điện áp và giao diện cấp cho thấp điện áp. JEDEC Tiêu chuẩn 8,1 định nghĩa LVTTL (Low Điện áp TTL) com- patibility. Các LVTTL tiêu chuẩn định nghĩa thơng số kỹ thuật cho thấp điện áp thiết bị mà hoạt động trong 5V TTL hệ thống mà khơng cần giao diện logic.
Cĩ là cũng 1 tiêu chuẩn cho khơng được kiểm sốt vật tư, 2.7V để 3.6V (Pin hoạt động hệ thống). Rất ít thiết bị là hiện tại quy định cho hoạt động trong các khơng được kiểm sốt lại Gion. Nhiều thiết bị sử dụng trong nhúng ứng dụng cĩ 1 rộng hơn VCC phạm vi và làm khơng theo để này stan- Sở NN & PTNT. A VCC đặc điểm kỹ thuật từ 2.7V để 5.5V cho phép hoạt động từ 1 khơng được kiểm sốt kiềm pin cung cấp
(3 x AA). Cũ hơn 5V thiết bị derated cho 3V hoạt động
(quy định cho 3V hoạt động tại 1 giảm tần số) typ- ically cĩ thể hoạt động trong này khu vực.
2.1. LÝ DO CHO 3V HOẠT ĐỘNG Thành phần là là quy định để hoạt động tại 3V cho hai lý do. Đầu tiên, tiên tiến chế tạo cơng nghệ kết hợp nhỏ hơn thiết bị hình học yêu cầu giảm hoạt động điện áp. Thứ hai, cĩ là 1 số của quảng cáo- vantages để hoạt động 1 hệ thống tại thấp điện áp.
2.2 Thiết bị Hình học
Một của các lái xe yếu tố để giảm thành phần operat- ing điện áp là cơng nghệ. Như thiết bị kênh chiều dài và oxit độ dày giảm (Hình 2-1), giảm op- erating điện áp là yêu cầu để duy trì thành phần độ tin cậy. Ba chính độ tin cậy mối quan tâm là: oxit sự cố, punch-qua, và -electron nĩng hiệu
ứng. tính năng chiều dài và chiều rộng trong 1 thành phần giảm, chiều sâu cũng giảm. Với mỏng hơn cửa khẩu các oxit, giảm cửa khẩu điện áp là yêu cầu để tránh điện mơi sự cố trong các oxide. Nếu oxit sự cố xảy ra, các cửa khẩu của các thiết bị bắt đầu để vẽ hiện
tại. các kênh chiều dài rút ngắn, giảm nguồn và thốt điện áp là yêu cầu để giữ các sự suy giảm khu vực xung quanh các giếng từ cuộc họp, tại này điểm, các hiện- thuê thơng qua các thiết bị là khơng cịn kiểm sốt bởi các điện áp trên các cửa khẩu.
Hình 2-1. Cơ bản Transistor Cơ cấu tổ chức
Cuối cùng, giảm điện áp là yêu cầu để tránh hot-elec- tron hiệu ứng. Điện tử cĩ thể nộp trong các cửa khẩu oxit, thay đổi- ing các phí trong các oxide. Khi phí là thêm để các cửa khẩu oxit, các lượt điện áp của các thiết bị là al- tered, làm giảm hiệu suất
2.3 Hệ thống Lợi ích
Hiện nay, khơng tất cả thiết bị là là thiết kế để hoạt động cụ thể tại thấp điện áp. Nhiều thiết bị là 5V de- dấu hiệu với của họ hiệu suất derated cho thấp điện áp hoạt động. Những thiết bị là chỉ đánh giá cho thấp điện áp hoạt động vì của các lợi ích nĩ cĩ cho hệ thống de- dấu hiệu. Hoạt động các bộ phận tại giảm điện áp cĩ một số đáng- icant lợi thế tại 1 hệ thống cấp.
Pin - hệ thống hoạt động đáng kể cịn tại
3V. Pin cuộc sống, đánh giá trong -Amp giờ, là 1 chức năng của các hiện tại 1 hệ thống rút ra. Các hiện tại tiêu thụ của 1 hệ thống thay đổi tuyến tính với các hoạt động điện áp của các thiết bị. Phương trình 2,1 thể hiện này mối quan hệ. Phương trình 2.1: ICC e C
#V#dtjDV#C#F Với ICC e Thiết bị hiện tại tiêu thụ DV e chuyển mạch điện áp
C e thiết bị điện dung và đầu ra ca- pacitive tải F e thiết bị hoạt động tần số
Xác định các hiện tại tiêu thụ của 1 tồn bộ sys- tem là khơng khá này đơn giản, nhưng chủ đề sẽ là kiểm tra trong hơn chi tiết sau đĩ. Các điểm là, giảm thiết bị hoạt động điện áp từ 5V để 3V giảm hiện- thuê tiêu thụ bởi tại ít nhất 40 %. Pin cuộc sống tăng bởi hơn hơn 40 %, như pin cuối cùng cịn tại giảm xả tỷ lệ. Đối với Ví dụ, 1 pin đánh giá tại 100 mAH với 1 tải của 10 mA sẽ cuối cùng 10 giờ. 1F các pin chỉ cĩ để cung cấp 5 mA, nĩ sẽ cĩ 1 cuộc sống cịn hơn các dự kiến 20 giờ. Giảm hệ thống điện áp cũng giảm các số của pin cần thiết để sản xuất các yêu cầu hoạt động điện áp. Nhiệt tạo ra bởi 1 thiết bị là tỷ lệ để các năng nĩ tiêu thụ. Các cơng thức cho năng tiêu thụ của 1 thiết bị là các hiện tại (Phương trình 1) nhân bởi các hoạt động điện
áp (V). Năng tiêu thụ thay đổi như các vuơng của các hoạt động điện áp. Giảm các hoạt động điện áp của 1 thiết bị từ 5V để 3V giảm năng con- sự chứa nước bởi 64 %. Nhiệt tản là giảm bởi các như nhau số tiền. Điều này cĩ 1 cặp vợ chồng của quan trọng impli- cation. Trên 1 thiết bị cấp, các bộ phận mà tạo ra ít nhiệt làm khơng cĩ như nhiều hạn chế đặt trên bao bì. Gĩi với nhiều nhỏ hơn dấu chân cĩ thể là tạo ra và nhựa gĩi cĩ thể là cung cấp cho thiết bị previ- ously chỉ cung cấp trong gốm sứ gĩi. Trên 1 hệ thống cấp, nếu các bộ phận sản xuất ít nhiệt, họ cĩ thể là đặt Clos- er với nhau. Những lợi thế cho phép giảm của các overa1l hình thức yếu tố và trọng lượng của 1 hệ thống. Các- ly, nhiều thiết bị thất bại cơ chế là nhiệt liên quan. Hệ thống sản xuất ít nhiệt cĩ cao hơn độ tin cậy.
Các di chuyển để giảm hoạt động điện áp cĩ 1 số của lợi ích để các hệ thống thiết kế. Nhỏ hơn, nhẹ hơn, ít ồn ào hệ thống và cịn pin cuộc sống tất cả đĩng gĩp để hơn thiết kế. Thấp điện áp thiết kế cũng cho phép cũ thiết kế để trở thành điện thoại di động / di động.
3.0 LOW ÁP HỆ THỐNG THIẾT KẾ
Thấp điện áp hệ thống cĩ nhiều các khía cạnh trong chung với tiêu chuẩn 5V thiết kế. Trong Ngồi ra để các bình thường thiết kế cân nhắc thực hiện trong bất kỳ 5V hệ thống, thấp volt- tuổi thiết kế cĩ một số khu vực mà cần riêng Atten- tion. Hệ thống năng cung cấp, hỗn hợp điện áp giao diện, và hồn thành thấp điện áp thiết kế tất cả cần để là xem xét nguồn- ered
3.1 Năng Cung cấp Thiết kế
Khi thiết kế các năng cung cấp cho 1 thấp điện áp hệ thống, các đặc điểm của mà hệ thống phải là thực hiện trong tài khoản. A cung cấp phải tồn tại cho mỗi hoạt động điện áp trên 1 hội đồng quản trị. Điều này cĩ thể cĩ nghĩa là 1 số của khác nhau- ent điện áp cho logic, thơng tin liên lạc, màn hình, và khác chức năng. Đối với mỗi