Hãng Sirf hỗ trợ công cụ phát triển cho phép nghiên cứu và lập trình trên Chip GSC3f/LP. Cỏc gúi phần cứng và phần mềm bao gồm các thiết bị chính sau:
Hệ phát triển GSC3f/LPSDK
- Cấp nguồn 1 chiều 3.3V cho phần cứng board mạch chính gồm CPU, bộ nhớ, mạch cao tần …, nguồn 5.0 DCV cho thiết bị mô phỏng Multi-ICE.
- Cấp tần số dao động 49.107MHz cho Chip GSC3f/LP.
- Bộ nhớ chương trình và bộ nhớ dữ liệu - Board mạch con có chứa Chip GSC3f/LP
- Giao tiếp với các BUS bên ngoài như bộ phân tích Logic, RS-232, SPI và USB. Giao tiếp với cổng lập trình và gỡ rối Multi –ICE JTAG.
Trong đó
RX Báo tín hiệu khi nhận TX Báo tín hiệu khi truyền ANT PWR:
ON/OFF
Chuyển nguồn Antenna PWR Công tắc nguồn chính RST Nút ấn Reser
GSC3 RST GSC3f/LP chip reset
1.8 V Cấp nguồn cho GSC3f/LP chip 3.3 V Nguồn chính
5 V Cấp nguồn Multi-ICE. RF Cấp nguồn cho RF chip
RUN1 Vị trí công tắc cho phép GSW3 thực hiện chương trình từ bộ nhớ FLASH ngoài.
PGM Vị trí công tắc cho phép GSW3 nạp trình vào bộ nhớ ngoài và sử dụng RUN1 để thực hiện.
RUN2 Vị trí công tắc cho phép GSW3 thực hiện chương trình từ bộ nhớ FLASH trong. GPS Kết nối GPS antenna. IO 1 Cổng IO 1 ở mặt trước. IO 2 Cổng IO 2 ở mặt trước. IO 3 Cổng IO 3 ở mặt trước.. IO 4 Cổng IO 4 ở mặt trước.. SIG 1 Dự phòng
SIG 2 ACQCLK clock. Tần số dao động là 16.369 MHz. SIG 3 GSC3f_ECLK Tần số dao động là 49.107 MHz. SIG 4 Cổng USB tích cực
USB Cổng USB
COM A Cổng truyền thông A COM B Cổng truyền thông B SPI_AUX Công truyền SPI ngoài SLC_DR Hỗ trợ truyền thời gian
DC IN Cấp nguồn
Hình 2.7 Các thành phần chính trong mạch của hệ phát triển Chip
KẾT LUẬN
Trong chương này phân tích chức năng các khối bên trong chip GPS, các tính năng nổi trội của chip GPS. Để từ đó đưa tính toán lựa chọn chip phù hợp với yêu cầu của bài toán. Đưa ra phương án thiết kế modul GPS.