Chương trỡnh lập thời gian biểu cho khoỏ mó nhận khoỏ K 128 bit ở đầu vào để tạo khoỏ vũng KL (độ dài 32bit), KO (độ dài 48 bit) và KI (độ dài 48 bit) sử dụng trong mỗi vũng. Cỏc hỡnh vẽ trờn đều đó trỡnh bày cỏch sử dụng cỏc khoỏ này trong mỗi khối chức năng. Mỗi khoỏ vũng được chia thành hai hoặc ba phần cú độ dài 16 bit, mỗi phần này do chương trỡnh lập thời gian biểu cho khoỏ
tớnh toỏn trực tiếp để tạo ra. Khoỏ ban đầu K được chia thành tỏm phần bằng nhau cú độ dài 16 bit gọi là Ki , 0<i<9, sau đú chương trỡnh thực hiện toỏn tử
quay trỏi để tớnh giỏ trị Ki’, trong đú Ki’ được tớnh như sau :
Ki’ = Ki xor C i (1) trong đú Ci là hằng sốđặc tả trong chuẩn mó hoỏ KASUMI.
Hỡnh 4.11a mụ tả khối lập thời gian biểu tạo khoỏ sử dụng trong thiết kế
này, và cũng dễ dàng thớch hợp với cả cỏc thiết kế khỏc. Trong thiết kế này, đầu ra của khối được hồi tiếp ngược trở lại đầu vào. Đầu vào của khối ban đầu được khởi tạo là giỏ trị của khối 16 bit và hằng số Ci 16 bit. Từ đú, khoỏ vũng được tạo ra bằng cỏch kết hợp hai giỏ trịđầu vào và thực hiện dịch trỏi một vị trớ.
(a) Khối lập thời gian biểu cho khoỏ
(b) Bộ chia tần sốđồng hồ cho hai
Lưu ý là thiết kế cho logic vũng như đó mụ tảở trờn yờu cầu mỗi một tập khoỏ vũng khỏc nhau trong hai chu kỳđồng hồ, vỡ thế chương trỡnh lập thời gian biểu tạo khoỏ cũng phải giữ nguyờn trong hai chu kỳ đú. Vỡ vậy, tớn hiệu đồng hồ cho khối lập thờigian biểu tạo khoỏ phải cú tần số bằng một nửa tần số đồng hồ cho khối logic vũng.
4.5 Kết chương
Trong chương này đó so sỏnh đỏnh giỏ ứng dụng cỏc thuật toỏn bảo mật trờn cơ sở phần cứng cũng như phần mềm. Với giỏ thành ngày càng rẻ và độ tớch hợp cao, phần cứng cú khả năng lập trỡnh được rất thớch hợp với cỏc ứng dụng lớn, đũi hỏi khả năng xử lý lớn với tốc độ cao.
Chương này cũng đó trỡnh bày thiết kế cơ bản thuật toỏn KASUMI theo kiến trỳc của 3GPP trờn FPGA cho phộp tỏi sử dụng cỏc khối chức năng cơ bản. Kiến trỳc này được phỏt triển nhằm đạt được cõn bằng giữa hiệu năng cao và tài nguyờn của FPGA. Đặc điểm chớnh của kiến trỳc này là : khối mức cao tỏi sử
dụng cỏc khối mức thấp, cho phộp giảm tổng số chu kỳ thực hiện thuật toỏn, sử
dụng khối nhớ hai cổng BlockRAM làm cỏc khối S-box và thiết kế chương trỡnh lập thời gian biểu cho khoỏ đơn giản sử dụng bộ chia tần số đồng hồ. Thiết kế
này cú thể được sử dụng như một bộ xử lý tớn hiệu độc lập hay một khối chức năng của bộ xử lý lớn hơn trong cỏc thành phần mạng UMTS như mỏy di động (ME) hay Bộđiều khiển mạng vụ tuyến (RNC).
KẾT LUẬN
Sau khi thực hiện xong đồ ỏn tốt nghiệp này em đó thu được một số kết quả như sau :
1) Tỡm hiểu và nghiờn cứu cỏc thủ tục nhận thực và bảo mật trong mạng GSM và W-CDMA.
2) Ngiờn cứu cỏc thuật toỏn mật mó húa khúa đối xứng cũng như bất đối xứng, đặc biệt là thuật toỏn KASUMI ứng dụng trong cỏc hệ thống thụng tin di động thế hệ Ba
3) Nghiờn cứu cấu trỳc, ngụn ngữ cũng như phương phỏp thiết kế mạch logic số sử dụng FPGA. Tỡm hiểu thiết kế thuật toỏn KASUMI trờn FPGA.
Tuy nhiờn, do thời gian cũng như khả năng nghiờn cứu cũn cú hạn nờn bản đồ ỏn này cũng khụng trỏnh khỏi thiếu sút, vỡ vậy em mong rằng sẽ nhận dược sựđúng gúp của cỏc thầy cụ và cỏc bạn đểđề tài này được hoàn thiện hơn.
Một lần nữa em xin bày tỏ lũng biết ơn tới cỏc thầy cụ giỏo trong khoa Kỹ
thuật Điện tử và khoa Viễn thụng đó tạo điều kiện cho em hoàn thành nội dung
đồ ỏn. Đặc biệt em xin chõn thành cảm ơn thầy giỏo Phạm Khắc Chư đó hướng dẫn em thực hiện đồ ỏn này.
Hà Nội, ngày 24 thỏng 10 năm 2005
TÀI LIỆU THAM KHẢO
1. TS.Nguyễn Phạm Anh Dũng. “Thụng tin di động thế hệ Ba”, Nhà xuất bản Bưu điện, 2004
2. TS.Nguyễn Phạm Anh Dũng. “Thụng tin di động”, Nhà xuất bản Bưu
điện, 2001
3. TS.Nguyễn Phạm Anh Dũng. “Thụng tin di động GSM”, Nhà xuất bản Bưu Điện, 1997.
4. Randall K. Nichols, Panos C. Lekkas. “Wireless security”, McGraw- Hill, 2002
5. Roger J. Sutton, “Secure Communications: Applications and Management”, John Wiley & Sons, 2002
6. Keiji Tachikawa, “W-CDMA: Mobile Communications System”, John Wiley & Sons, 2002
7. Flavio Muratore, “UMTS Mobile Communication for the Future”, John Wiley & Sons, 2001
8. Tomỏs Balderas-Contreras Renộ A. Cumplido-Parra, “Security Architecture in UMTS Third Generation Cellular Networks” , National Institude of Optical and Electronic, Mexico, 2004
9. Tomỏs Balderas-Contreras and Renộ A. Cumplido-Parra, “An Efficient FPGA Architecture for Block Ciphering in Third Generation Cellular Networks “, National Institude of Optical and Electronic, Mexico, 2004
10. www.3gpp.org
11. www.xilinx.com
12. www.fpgaworld.com