Kết quả sau phép biến đổi IFFT 64 điểm, các hệ số thực và phức của biến đổi 64 điểm này sẽ được lưu trong bộ FIFO, và 16 hệ số thực và phức cũng được lưu trong FIFO sử dụng cho tiền tố vòng CP. Do vậy mỗi ký hiệu OFDM sẽ bao gồm 80 điểm, sử dụng để loại trừ nhiễu xuyên giữa các ký tự.
FIFO (First-In-First-Out) thường được ứng dụng trong các hệ thống truyền dẫn số, dùng làm các khối đệm và dữ liệu ghi vào trước sẽ được lấy ra trước. Nó sử dụng
khối dual RAM đồng bộ hai cổng đọc ghi độc lập, bao gồm các cổng điều khiển đọc và ghi dữ liệu. Nguyên tắc thực hiện của FIFO dựa trên ba khối như sau:
- Khối xác định trạng thái FIFO: tạo ra hai tín hiệu FIFO_Full và FIFO_Empty để thông báo về tình trạng đầy hoặc rỗng tương ứng của bộ nhớ. Ban đầu bộ đếm được khởi tạo bằng 0. Bộ đếm này thay đổi như sau:
Nếu có thao tác đọc mà không ghi thì giá trị bộ đếm giảm xuống 1
Nếu có thao tác ghi mà không đọc thì giá trị bộ đếm tăng lên 1
Nếu có thao tác đọc và ghi thì giá trị bộ đếm không đổi
- Khối điều khiển ghi (Write_FIFO) thực hiện tiền xử lý cho thao tác ghi dữ liệu trên một kênh cố định trong RAM. Địa chỉ kênh này được khởi tạo bằng 0 và tăng lên 1 sau mỗi lần ghi dữ liệu. Khi giá trị địa chỉ đạt tới giá trị cao nhất bằng 2addr_width -1 thì được trả về 0. Thao tác ghi dữ liệu chỉ thực hiện khi FIFO chưa đầy.
- Khối điều khiển đọc vào FIFO (Read_FIFO) thực hiện tiền xử lý cho thao tác đọc dữ liệu theo kênh còn lại của khối RAM. Địa chỉ kênh này được khởi tạo bằng 0 và tăng thêm 1 sau mỗi lần đọc dữ liệu. Khi giá trị địa chỉ đạt tới giá trị cao nhất bằng 2addr_width -1 thì được trả về 0. Thao tác ghi dữ liệu chỉ thực hiện khi FIFO chưa đầy.
Do tiền tố vòng được lấy ra từ các mẫu cuối cùng của khung FFT nên bộ đệm FIFO phải chứa toàn bộ các khung FFT trong khi tiền tố vòng được sao chép.
Hình 3.3. Bộ nhớ sắp xếp lại và tiền tố vòng CP
Trên hình vẽ biểu diễn bộ FIFO để chèn tiền tố vòng CP vào tín hiệu đầu vào, tốc độ dữ liệu được viết vào và đọc ra bộ đệm theo tỷ số 4/5. Đầu ra là một bộ Mux. Kết quả là nó có khoảng trống để chèn CP.
Tín hiệu trước và sau khi chèn CP được đưa vào máy hiện sóng để có được biểu diễn mô tả tín hiệu trước khi chèn CP, tiền tố vòng CP, và sau khi chèn vào giữa các tín hiệu.
Hình vẽ 3.4 biểu diễn tín hiệu trước khi chèn CP, tín hiệu CP và tín hiệu sau khi chèn CP.
Hình 3.4. Biểu diễn tín hiệu của chèn CP 3.3.3. Tạo Header
Các ký hiệu và dữ liệu OFDM được theo sau bởi phần tiêu đề (Header).
Header được thêm vào sau khối IFFT sau khi có tín hiệu tổng hợp tại phía phát và bỏ đi sau khi tín hiệu tới phía thu (sau khi thực hiện đồng bộ).
Hình 3.5. Chèn tiêu đề
3.3.4. Tín hiệu được đưa lên tần số sóng mang để truyền đi
Ở bước thực hiện này ta thực hiện truyền dẫn OFDM trên tần số IF. Tất cả được thiết kế số và dễ dàng cho việc hiệu chỉnh độ lệch tần số.
Hình 3.6. Tín hiệu biến đổi trước khi đưa lên đường truyền
3.4. Thiết kế bên thu
Phần quan trọng nhất của thiết kế bộ thu tín hiệu trong truyền tin vô tuyến đó là thiết kế bộ đồng bộ, bởi vì sự sai khác về thời gian và tần số sóng mang khi tới bộ thu trong hệ thống OFDM có thể sẽ phá hủy sự trực giao giữa các sóng mang.
Do vậy tín hiệu sau khi đi xuống đường truyền sẽ được biến đổi xuống băng cơ bản rồi đi vào bộ đồng bộ trước tiên.
Bước đầu tiên cần thực hiện trong bộ đồng bộ là phát hiện gói tin.
3.4.1. Phát hiện gói và vùng quan tâm ROI
Bộ phát hiện gói sử dụng tự tương quan trễ (Nsp) và công suất trung bình của tín hiệu. Giá trị tự tương quan trễ R[n] và công suất trung bình tín hiệu P[n] được tính toán dựa trên công thức 2.1 và 2.2, cách tính toán được phân tích trong phần 2.1 chương II.
Sau đó công suất trung bình được nhân với một ngưỡng tối ưu (chọn th=0.7) rồi cho qua bộ so sánh với tự tương quan trễ để xác định ra mẫu npd, nct. Phần 2.1 trình bày chi tiết cách xác định hai giá trị mẫu này.
Hình 3.5 chỉ ra biểu diễn của mạch ở đó chuỗi đầu vào có chứa tiêu đề gói tin. Bộ làm trễ D-16 được sử dụng để tính tự tương quan trễ của tín hiệu. Trong biểu đồ này, đồ thị ở trên chỉ ra đầu ra của tín hiệu khi cho thực hiện tự tương quan trễ với độ trễ Nsp. Đồ thị bên dưới chỉ ra công suất trung bình của tín hiệu (đồ thị số 2) và đồ thị 3 là giá trị của nó khi cho đi qua bộ ngưỡng tối ưu (nhân với th=0,7).
Tiếp tới tìm nct và giá trị tín hiệu nằm ở khoảng giữa hai mẫu này được gọi là vùng quan tâm ROI. Đồ thị số 4 biểu diễn vùng quan tâm ROI.
Hình 3.7. Biểu diễn phát hiện gói và xác định vùng quan tâm
3.4.2. Tách tần số offset và hiệu chỉnh pha
Độ lệch tần số được ước lượng theo hai bước. Đầu tiên sử dụng tự tương quan trễ 16 mẫu và công suất trung bình tín hiệu, và bước thứ hai là sử dụng đầu ra của 16 mẫu tự tương quan.
Hình vẽ bên dưới là thiết kế của một bộ đồng bộ tần số bao gồm ước lượng tần số, sửa lỗi lệch tần và hiệu chỉnh pha để khôi phục lại tín hiệu.
Đầu vào ước lượng tần số là tự tương quan của các mẫu đi vào và các giá trị mẫu nằm trong vùng quan tâm ROI. Đầu ra của mạch ước lượng tần số là giá trị góc lệch. Đầu vào và đầu ra bộ này được chỉ ra trên hình 2.10 ở phần 2.1, trong đó khối Translation CODIC là phương tiện được sử dụng để tính toán góc lệch pha này.
Hình 3.6 chỉ ra biểu diễn của mạch ước lượng độ lệch tần số ở đó chuỗi đầu vào chứa phần tiêu đề. Nếu không được đồng bộ tần số sóng mang giữa bên phát và thu thì tín hiệu thu được có thể sẽ có dạng như đồ thị số 1 biểu diễn bằng máy hiện sóng. Lúc này biên độ sẽ bị biến đổi và ta sẽ không thể xác định được tín hiệu ban đầu. Khi tính công suất trung bình tín hiệu thì nó sẽ có dạng sóng như trong hình thứ hai của máy hiện sóng. Hình thứ ba của máy hiện sóng đó là thực hiện tự tương quan trễ tín hiệu bằng cách làm trễ đi một chiều dài PN (Nsp=16 mẫu). Hai giá trị này qua bộ lấy ngưỡng và so sánh để xác định được vùng quan tâm ROI là đầu vào của bộ ước lượng
độ lệch tần số và được biểu diễn ở hình 3.6. Mạch thực hiện ước lượng ROI này được sử dụng lại mạch phát hiện gói tin và vùng quan tâm ở trên.
Sau đó lấy tự tương quan trễ 16 mẫu của tín hiệu thu được, sơ đồ mạch được trình bày ở hình 3.6, và chỉ xét mẫu trong vùng quan tâm, ta tính ra được góc lệch ∆∅. Khối Translation CORDIC thực hiện và cơ chế thực hiện được trình bày chi tiết trong phần 2.2 chương II.
Sơ đồ biểu diễn như sau:
Hình 3.9. Xác định vùng quan tâm
Sau khi ước tính được góc lệch giữa tín hiệu thu và phát, ta tiếp tục đưa vào làm đầu vào của khối phục hồi. Đầu ra của khối này ta được độ lệch tần số sóng mang, phép tính toán dựa vào công thức (2.12) phần 2.3 chương II.
Để sửa lỗi tần số sóng mang, nhằm khôi phục lại đúng tín hiệu ban đầu, ta sử dụng khối Rotation CORDIC. Đầu vào của khối này sẽ là ước lượng độ lệch tần số và thành phần thứ hai là tín hiệu r[n] được phát đi. Chức năng của khối này được trình bày chi tiết trong phần 2.3 chương II.
Trong hệ thống truyền thông tin vô tuyến, ngoài lỗi tần số sóng mang ở phía thu còn xảy ra lỗi pha so với phía phát. Lỗi này xảy ra có thể là do sự suy giảm khả năng hoạt động của các thiết bị là khác nhau. Pilot được sử dụng để hiệu chỉnh lỗi pha sau khi sửa lỗi tần số sóng mang. Phương pháp hiệu chỉnh pha dựa trên pilot được trình bày chi tiết trong 2.4 chương II, sau khi ước lượng độ lệch pha, pha sẽ được sửa bằng cách nhân với exp (-j*2*pi*ˆ ) trước khi đi vào bộ giải ánh xạ tại phía thu (demapping).
Trong hình 3.10, đồ thị ở trên chỉ ra biểu diễn của thành phần tần số tại phía thu đã được hiệu chỉnh, giống với tần số tại phía phát. Do đó thành phần lệch tần số được loại bỏ.
Hình 3.10. Biểu diễn thành phần tần số đã được hiệu chỉnh
3.4.3. Đồng bộ ký hiệu OFDM
Các thuật toán sử dụng trong đồng bộ ký hiệu OFDM để thiết kế được mô tả trong chương II bao gồm có phương pháp đồng bộ thời gian thô và đồng bộ thời gian tinh.
Phần cứng để thực hiện đồng bộ thời gian thô được sử dụng lại phần cứng của bộ phát hiện gói tín để xác định vùng quan tâm ROI.
Hình 3.12 chỉ ra biểu diễn mạch đồng bộ thời gian thô và hiển thị giá trị vùng quan tâm ROI trên máy hiện sóng bằng phương pháp tự tương quan trễ/công suất trung bình.
Hình 3.12. Biểu diễn kết quả đồng bộ thời gian thô
Như một minh chứng cho kết quả thiết kế, hình 3.13 bên dưới là biểu diễn trên máy hiện sóng kết quả sau khi thực hiện đồng bộ thời gian OFDM.
Đồ thị đầu tiên trong hình 3.13 biểu diễn giá trị đầu ra của đồng bộ thời gian tinh, được qua bộ so sánh với đầu ra của đồng bộ thời gian thô ở đồ thị thứ hai để chụp lấy giá trị nằm trong vùng quan tâm.
Đồ thị thứ ba là biểu diễn vị trí mẫu đầu tiên của chuỗi PN thứ hai trong gói tin OFDM.
Hình 3.13. Đồng bộ thời gian tinh
3.4.4. Tách Pilot
Ở đầu thu quá trình tách pilot sẽ thực hiện ngược lại với đầu phát.
Sau khi tín hiệu đi ra khỏi bộ FFT ở đầu phát, Pilot sẽ được tách bỏ để đi vào khối P/S, tới bộ giải điều chế để trở lại tín hiệu luồng bit ban đầu.
Hình vẽ sau biểu diễn trên máy hiện sóng của bộ thiết kế hệ thống OFDM, trong đó tín hiệu pilot được tách ra.
Hình 3.15. Tách Pilot tại phía thu
Tín hiệu đầu phát được dẫn qua các khối trong hệ thống OFDM và thực hiện đồng bộ phía thu bởi việc thiết kế xây dựng bộ đồng bộ. Kết quả cuối cùng cho ta tín hiệu ở phía phát và phía thu là như nhau.
Trong hình 3.16, đồ thị đầu tiên trên máy hiện sóng là tín hiệu tại phía phát. Đồ thị thứ hai là tín hiệu phía thu sau khi đi vào hệ thống OFDM phát, thực hiện đồng bộ, và qua các bước biến đổi ngược lại với bên phát, tín hiệu phía thu đã được khôi phục lại hoàn toàn giống như phía phát.
Các vấn đề mất đồng bộ về ký hiêu, sửa định thời lấy mẫu, đồng bộ tần số sóng mang, sửa lỗi pha đã đạt kết quả tốt.
Hình 3.16. Tín hiệu cuối cùng
Thiết kế theo Tool của Xilinx được biên dịch sang File. bit và được nhúng vào FPGA ở Card bên phát và bên thu riêng biệt (Card VHS của Lyrtech).
Kết quả ghi trong SDRAM bên phát và SDRAM bên thu được biểu diễn như hình bên dưới cho thấy thiết kế đã hoạt động tốt. Tuy nhiên hệ thống chưa tính đến việc thực hiện đếm lỗi. Đây sẽ là vấn đề được nghiên cứu phát triển luận văn sau này.
Hình 3.17. Kết quả SDRAM tại phía phát và phía thu
Trong hệ thống này tần số trung tần là 12MHz (đo trên màn hiện sóng), tốc độ baseband 3Msamples/s = 6Mbps (QPSK)
Chƣơng 4 KẾT LUẬN VÀ HƢỚNG PHÁT TRIỂN
Quá trình đồng bộ là một tập hợp các kỹ thuật phức tạp khi có sự khác biệt về sóng mang và đồng hồ mẫu tại bên phát và bên thu. Trong khuôn khổ của luận văn, luận văn chọn thiết kế với kênh truyền đơn giản, cấu trúc tín hiệu đơn giản nhằm đạt được kết quả ban đầu, sau đó sẽ phát triển lên các trường hợp kênh phức tạp. Tuy nhiên đây vẫn là thách thức lớn khi đồng hồ clock ở bên phát và bên thu độc lập và lệch nhau.
Kết quả mô phỏng trên Matlab cho các khối chèn CP, phát hiện gói tin, đồng bộ thời gian, đồng bộ tần số sóng mang, hiệu chỉnh pha là phù hợp với lý thuyết và cho thấy hệ thống hoạt động tốt. Tất cả xử lý tín hiệu thực hiện từ tần số trung gian (IF) đến Baseband, nên khi chuyển sang tần sô cao RF chỉ là việc dịch tần.Sau khi biên dịch và nhúng vào chip FPGA đã cho kết quả ghi trong SDRAM bên phát và SDRAM bên thu giống nhau cho thấy thiết kế đồng bộ đã hoạt động tốt.
Đây là cơ sở để thực hiện các hệ thống thực tế và phức tạp sử dụng kỹ thuật OFDM 802.11a. Đồng thời, luận văn mở ra khả năng nghiên cứu và phát triển việc thiết kế bộ đồng bộ ở mức phức tạp hơn và với từng ứng dụng cụ thể.
TÀI LIỆU THAM KHẢO
[1] Pierri, Joseph (2007), Design and Implementation of an OFDM WLAN Sychronizer, IEEE 802.11a
[2] SivaSiva Ganesan Rakask (March 2009), Synchronization in MIMO- OFDM Systems, Master Thesis, Hamburg-Harburg University
[3] Yun Chiu and his team (Final Report 12/12/2000), OFDM Receiver Design,
http://bwrc.eecs.berkeley.edu/People/Grad_Students/dejan/ee225c/ofdm.pdf
[4] J.E. Volder (Aug. 1959), The CORDIC Trigonometric Computing Technique, IRETrans. Elect. Computer. Vol. EC, pp. 330-334,
[5] Fredrik Kristensen, Peter Nilsson, Anders Olsson (2004), Reduced transceiver-delay for OFDM systems, IEEE 59th Vehicular Technology Conference. VTC 2004-Spring
[6] Jianhua Liu (APRIL-JUNE 2004), Parameter Estimation and Error Reduction for OFDM-Based WLANs, IEEE TRANSACTIONS ON MOBILE COMPUTING, VOL. 3, NO. 2
[7] Hechri,A. (March 2011), FPGA implementation of an OFDM baseband transmitter, IEEE
[8] PGS.TS Trịnh Anh Vũ, Thông Tin Di Động, trường Đại học Công nghệ - ĐHQG
[9] Shuichi Ohno (2011), Preamble and pilot symbol design for channel estimation in OFDM systems with null subcarriers, EURASIP Journal [10] Zhang Jian, Wu Nam, Kuang Jingming, Wang Hua (2005), High Speed
All Digital Symbol Timing Recovery Based on FGPA, 2005 IEEE
[11] Jian Li, Guoqing Liu, Georgios B.Giannakis (June 2000), On the Use of Pilot Signals in OFDM Based WLAN, IEEE
[12] Jussi Vesma, Tapio Saramaki (1996), Interpolation Filters with Arbitrary Frequency Response for All-Digital Receivers, IEEE
[13] XILINX, LogiCORE IP CORDIC v4.0 (2011), Product Specification, March 2011
[14] Haiyun Tang, Kam Y.Lau, Robert W.Brodersen (2003), Synchronization Schemes for Packet OFDM System, Proceedings of IEEE International Conference on Communications (ICC '03), Anchorage, Alaska, USA 5
[15] T.M.Schmidl, D.C.Cox (December 1997), Robust Frequency and Timing Schronization for OFDM, IEEE Transactions and Communications, pp.1613-1621
[16] F.Tufvesson, O.Edfors, M.Faulkner (1999), Time and Frequency Synchronization for OFDM using pn-sequence preambles, Proc, pp 2203- 2207
[17] Giovanni Poggi, Mario Tanda (2005), Synchronization Technics For OFDM Systems
http://www.die.unina.it/dottoratoIET/tesi/Fusco_Tesi.pdf
[18] Guozhu Long, Yu-Wen Chang (25-Jan-2007), Symbol Synchronization For OFDM Systems, US, Patent Application Publication