Software Defined Radio (SDR) là một hệ truyền thông vô tuyến trong đó các thành phần đặc trưng trên phần cứng (Bộ lọc, bộ diều chế/giải điều chế, .v.v…) đều được sử dụng thông
qua các phần mềm trên máy tính hoặc các thiết bị kết nối với máy tính. Sau đây là mô hình tổng quát cho hệ đo thử kênh MIMO sử dụng FPGA. Hệ đo gồm một bộ phát và một bộ thu.
3.4.1. Bộ phát
Dữ liệu ở bộ phát được nhân với một chuỗi Walsh có chiều dài 32 cho mỗi đường độc lập của kênh MIMO 4x4. Một bộ lọc cosin-tăng được dùng để tạo dạng xung cho 4 tín hiệu băng cơ sở trước khi được đưa lên tần số trung gian IF. Một bản mạch sẽ đưa bốn dạng sóng IF (TXi, 1≤ i ≤ 4) lên dải tần RF 2.5 GHz để truyền trong không gian bằng hệ thống các ăngten phát.
Bộ phát cho kênh MIMO 4x4 hoạt động ở dải tần 902-928 MHz do ĐH Alberta, Canada đưa ra, sử dụng 4 ăngten có thể chỉnh khoảng cách, một kit FPGA Xinlinx Virtex- E2000, 4 bộ DAC 12 bit (AD9762) và 4 bộ ADC 12 bit (AD9432). FPGA có xung nhịp 50 Mhz, tạo 4 mã Walsh độ dài 32.Mỗi mã lặp lại liên tục với tần số 15,625 MHz và tốc độ chip mỗi kênh là 500kchip/s, chu kỳ chip tương ứng khoảng cách lan truyền 600m
trong môi trường. Tần số trung gian IF dược sử dụng là 12,5 MHz. Bốn đường tín hiệu IF này được đưa ra khỏi FPGA thông qua DAC (xung nhịp 50 MHz) và trở thanh tín hiệu tương tự. Tín hiệu này được đưa vào một bộ lọc thông thấp với tần số cắt 15 MHz. Bộ RF sẽ đưa 4 tín hiệu sóng độc lập IF này lên dải tần 902-928 MHz và phát ra ngoài không gian.
3.4.2 Bộ thu
Bộ thu bao gồm hệ nhiều ăngten thu như bên phát. Mỗi đường tín hiệu nhận được (RXi, 1≤i ≤4 ) sẽ được đưa từ giải tần RF xuống dải tần IF. Sau đó mỗi đường tín hiệu sẽ được lấy mẫu và được đưa thành 2 nhánh I, Q. Một bộ tương quan mã Walsh ở bên thu sẽ tiến hành lọc mã phù hợp, những dữ liệu tư mỗi đường sẽ được tương quan với mã Walsh tương ứng. Kết quả của quá trình lọc mã phù hợp sẽ được đưa qua bộ bình phương và cộng để đưa đến bộ tái tạo pha. Các kết quả này sẽ được đưa qua bộ biến đổi ADC để tính độ lớn. Từ các dữ liệu nhận được máy tính sẽ xác định ma trận kênh. Khi đã xác định được ma trận kênh, chúng ta hoàn toàn có thể tính chính xác hạng của ma trận kênh, từ đó tính được dung năng kênh truyền.
Bộ thu trong mô hình của ĐH Alberta, Canadasử dụng bộ hạ tần với 4 đường độc lập. Mỗi đường tín hiệu nhận được sẽ được đưa từ tần số RF xuống tần số IF 12,5 MHz bằng module RF. Sau đó được đưa vào bộ ADC của FPGA với xung nhịp 50 MHz. Các tín hiệu sau đó được đưa về băng cơ sở và được FPGA xử lý.
Chương 4
Kết quả thực nghiệm
Đo kênh MIMO là một bài toán phức tạp, không chỉ đòi hỏi việc nắm chắc các lý thuyết về truyền tin, xử lý tín hiệu,.v.v… mà bên cạch đó cũng cần những kỹ năng thành thạo trong việc sử dụng các công cụ thiết kế. Vì vậy trong bài luận văn này em sẽ chỉ trình bày một số các kết quả đã thực hiện được trong thời gian vừa qua. Cụ thể, đó là sử dụng FPGA để thiết kế bộ đưa tin hiệu từ băng cơ sở lên tần số trung gian IF ở bên phát và hạ tần tín hiệu từ tần số trung gian về băng cơ sở ở bên thu.