M Ụ CL Ụ C
5.3.2. Các bộ gia tốc cho thuật toán PCA
Hình 5.3: Kết quả thời gian thực hiện trên phần mềm của các bộ gia tốc PCA
Thời gian thực hiện trên phần cứng
Hình 5.4: Kết quả thời gian thực hiện trên phần cứng của các bộ gia tốc PCA
5.3.3. Toàn bộ hệ thống
Thời gian thực hiện trên phần mềm
Hình 5.6: Kết quả thời gian thực hiện trên phần cứng của toàn hệ thống
Qua những kết quả thực nghiệm ghi nhận, ta đã thấy được hiệu quả khi thực hiện trên phần cứng luôn luôn nhanh hơn trên phần mềm. Nếu tính toàn bộ hệ thống thì phần mềm thực hiện mất hơn 7.5 mills giây trên một laptop Intel core 2, trong khi phần cứng thực hiện trong khoảng 1.6 mills giây trên kit FPGA hoạt động ở 100Mhz. Ngoài ra, toàn bộ tài nguyên sử dụng cho hệ thống với tập dữ liệu là 100 trường hợp cho 10 đối tượng mất hết gần 1/3 tài nguyên của chip FPGA. Do đó, ta hoàn toàn có thể mở rộng hệ thống này cho tập dữ liệu lớn hơn (khoảng 400 mặt người). Với khả năng như vậy, ta thấy hệ thống hoàn toàn có tính áp dụng thực tế cho công nghiệp cũng như trong nghiên cứu.
CHƯƠNG 6: KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN
6.1 KẾT LUẬN
Đề tài đã thiết kế thành công phần cứng cho hệ thống nhận dạng mặt người hoạt động với tốc độ tính toán khá nhanh.
Các công việc thực hiện được của đề tài
1. Thuật toán PCA và Vector Quantization đã được kiểm nghiệm chặt chẽ trên phần mềm bằng ngôn ngữ Visual C++ 6.0. Hai thuật toán này cho thấy ưu điểm mạnh khi thực hiện trên phần cứng bằng kiến trúc song song.
2. Thiết kế thành công các bộ gia tốc cho thuật toán PCA. Đặc biệt là thuật toán nhân được thực hiện hiệu quả và nhanh hơn so với khi thực hiện bằng phần mềm Visual C++.
3. Thực hiện thành công phần cứng cho khối VQ linh hoạt dùng khoảng cách Euclide. Sử dụng các kỹ thuật SIMD, Pipeline, LUT, các bộ nhân đơn giản hóa…. Tốc độ cao và được tích hợp thành một bộ gia tốc cho phần cứng trong SoPC.
4. Kết quả nhận dạng hoàn toàn trùng khớp với kết quả đã được kiểm nghiệm trên phần mềm.
Đề tài là một bước tiến để thực hiện một chip ASIC nhận dạng áp dụng cho thực tế. Hi vọng với nghiên cứu này sẽ đóng góp vào sự phát triển của công nghệ thiết kế vi mạch hiện nay ở Việt Nam nói riêng và trên thế giới nói chung. Nếu thiết kế thành công chip nhận dạng sẽ có một giá trị lớn trong các lĩnh vực an ninh quốc phòng cũng như trong lĩnh vực kinh tế.
6.2 HƯỚNG PHÁT TRIỂN
Tuy đề tài đã kiểm nghiệm thành công trên chip FPGA nhưng ở đây cũng còn nhiều vấn đề cần được phát triển thêm trước khi áp dụng thực tế như:
9 Xây dựng hệ thống camera để lấy ảnh trực tiếp từ bên ngoài đưa vào cơ sở dữ liệu
9 Xây dựng mô hình ứng với tập dữ liệu lớn hơn.
9 Thiết kế hệ thống theo kiểu nhiều CPU. Nếu được đề tài cần được thiết kế theo kiểu 1 CPU traning và 1 CPU dùng để nhận dạng.
TÀI LIỆU THAM KHẢO Tiếng Việt
[1] Trần Thị Điểm, Tô Đình Thi, Huỳnh Hữu Thuận, “Thực Hiện SoPC Cho Ứng Dụng Nén và Nhận Dạng Dùng Lượng Tử Hóa VecTor”, Hội Nghị Khoa Học Trường Đại Học KHTN lần 6, tháng 11 năm 2008.
Tiếng Anh
[2] Thuan Huynh, Thuong Cao, Diem Tran, Phuong Nguyen, Anh Dinh , “Designing a hardware accelerator for vector quantization as a component of a SoPC”, CCECE/CCGEI, pp.479-484, May 2008.
[3] Diem Tran, Thuong Cao, Thuan Huynh, Phuong Nguyen, “A SoPC for Vector Quantization Application”, Interational Symposium on Electrical-Electronics Engineering, Ton Duc Thang University, pp.26-30, February 2009..
[4] Diem Tran, Thi To, Phu Bui, Phuong Nguyen, “Designing a Harware Accelerator for Vector Quantization and Principal Component Analysis as a Component of SoPC”, Proceedings of the 5th Vietnamese Japanese Scientific Exchange Conference, pp.159-162, October 2009.
[5] A. Nakada, et al., “A fully Parallel Vector Quantization Processor for Real Time Motion Picture Compression”, IEEE J. Solid State Circuit, vol. 34, pp.822- 829, 1999.
[6] M. Ishikawa, K. Ogawa, T. Komoro, i. Ishii, “A CMOS Vision Chip with SIMD Processing Element Array for 1ms Image Processing”, IEEE International Solid- State Circuits Conference, pp.206-207, 1999.
[7] Kresimir Delac, Mislav Grgic, Sonja Grgic, “Independent Comparative Study of PCA, ICA, and LDA on the FERET Data Set”, International Journal of Imaging Systems and Technology, vol.15, no. 5, pp.252 – 260, 13 Apr 2006.
[8] Pentland, B. Moghaddam, T. Starner, “View-Based and Modular Eigenspaces for Face Recognition”, Proceedings of the IEEE Conference on Computer Vision and Pattern Recognition, Seattle, Washington, USA, pp.84-91, 21-23 June 1994.
[9] M.A. Turk, A.P. Pentland, ”Face Recognition Using Eigenfaces”, Proceedings of the IEEE Conference on Computer Vision and Pattern Recognition, Maui, Hawaii, USA, pp.586-591, 3-6 June 1991.
[10] M.S. Bartlett, J.R. Movellan, T.J. Sejnowski, “Face Recognition by Independent Component Analysis”, IEEE Trans. on Neural Networks, Vol. 13, No. 6, pp.1450-1464, November 2002.
[11] W. Zhao, R. Chellappa, A. Krishnaswamy, “Discriminant Analysis of Principal Components for Face Recognition”, Proc. of the 3rd IEEE International Conference on Face and Gesture Recognition, FG'98, Nara, Japan, pp.336-341, 14-16 April 1998.
[12] I.T. Jolliffe, “Principal Component Analysis”, 2nd edition, Springer, chapter 6, pp.111-147, October 1, 2002.
[13] Lindsay Ismith, “A Tutorial on Principal Components Analysis” February 26, 2002.
[14] William T. Vetterling, Brian P. Flannery, “Numerical Recipes in C++: The Art of Scientific Computing”, Chapter 11, pp.463-493, Cambridge University, Oct 7, 2009.
[15] N. Kambhatla and T.K. Leen, “Dimension Reduction by Local PCA”, Chapter 7, pp.1493-1516, 1997.
[16] URT: http://www.face-rec.org/
[17] Altera Corporation (8/2006), Stratix EP2S180 DSP Deverlopment Board, URL: http://www.altera.com/products/devkits/altera/kit-dsp-2S180.html
[18] Altera Corporation (2009), SOPC Builder volume, URT: http://www.altera.com/literature/lit-sop.jsp