Hình 4.2 Sơ đồ máy trạng thái.

Một phần của tài liệu Thiết kế hệ vi xử lý nhúng trên nền tảng công nghệ FPGA (Trang 27 - 29)

Máy trạng thái thiết kế cho đơn vị điều khiển dựa trên cơ sở các xung nhịp clock, và các bước thực hiện một lệnh. Máy trạng thái có 4 trạng thái đó là: fetch(tham chiếu lệnh),decode (giải mã lệnh), excute (thực hiện lệnh), write back(viết kết quả trở lại).

Trạng thái tham chiếu lệnh (fetch): nội dung của ô nhớ trong bộ nhớ lệnh được chỉ bởi con trỏ lệnh PC được đưa vào trong thanh ghi lệnh RF. Giá trị của PC sẽ được tăng lên trong trạng thái tham chiếu của lệnh tiếp theo.Nếu lệnh được tham chiếu là một lệnh nhảy thì giá trị của con trỏ lệnh PC sẽ được thay đổi trong trạng thái thực hiện lệnh (execute). Tại trạng thái tham chiếu lệnh về mặt thời gian mất một xung nhịp clock và mã lệnh được tự động chốt vào thanh ghi lệnh nên ở trạng thái nay ta làm động tác chuyển qua trạng thái tiếp theo là giải mã lệnh

Trạng thái giải mã lệnh (decode): Nội dung lưu giữ trong thanh ghi lệnh được giải mã qua bộ giải mã và xác lập tín hiệu báo hiệu cho máy trạng thái ở trạng thái đưa ra tín hiệu cần thiết để thực hiện lệnh. Bằng ngôn ngữ phần cứng VHDL với các trạng thái sử dụng cấu trúc case để xét các trường hợp của tập lệnh. Trong trạng thái nay cần đưa các tín hiệu đảm bảo cho thực hiện lệnh: tín hiệu imm sử dụng lựa chọn giá trị trực tiếp nếu câu lệnh trong các lệnh addi, subi, movri. Các tín hiệu lựa chọn thực hiện chức năng của lệnh

Trạng thái thực hiện lệnh(execute): là trạng thái thực hiện chức năng của lệnh, trong trạng thái này tín hiệu lựa chọn đầu ra sel_out được đưa ra và các tín hiệu cho phép wr_reg, we_ram, oe_ram, dest, pc_en cũng được kích hoạt chuẩn bị cho trạng thái tiếp theo, trong trạng thái này tín hiệu đầu ra cũng được chốt vào thanh ghi tích lũy.

Trạng thái cuối cùng là trạng thái viết kết quả quay trở lại tập thanh ghi lệnh hoặc ghi vào RAM (Write back). Ở trạng thái này tín hiệu sẽ wr_reg (hoặc en_ram) đã được kích lên ở trạng thái trước đó kết quả thực hiện được lưu vào ô nhớ, trong trạng thái này tín hiệu điều khiển con trỏ PC được kích hoạt. Kết thúc trạng thái này máy trạng thái quay trở lại trạng thái ban đầu trạng thái tham chiếu lệnh.

Một phần của tài liệu Thiết kế hệ vi xử lý nhúng trên nền tảng công nghệ FPGA (Trang 27 - 29)