Sau khi đã có sơ đồ thuật toán chi tiết, để tiến hành mô tả chức năng vi mạch người thiết kế có thể sử dụng một số phương pháp khác nhau như trình bày dưới đây.
Khi chọn mô tả bằng sơ đồ (schematic) thì ISE cung cấp một thư viện các phần tử dưới dạng đồ họa (graphic symbols) như các khối cộng, trừ, buffer, thanh ghi, khối nhân, RAM, cổng vào ra… Người thiết kế sẽ sử dụng các phần tử này và thực hiện kết nối trên sơ đồ để tạo thành mạch hoàn chỉnh.
Mô tả theo sơ đồ tuy rõ ràng những không phù hợp cho những thiết kế phức tạp. Đối với những thiết kế lớn thì nên sử dụng phương pháp mô tả bằng ngôn ngữ HDL, có hai dạng HDL là HDL do người dùng thiết kế, đó là dạng mô tả “trung tính” có thể sử dụng cho bất kỳ đối tượng phần cứng nào mà chúng ta từng thực hiện ở những chương trước. Rõ ràng với ưu điểm như vậy thì trong thiết kế ta nên tận dụng tối đa dạng thiết kế này.
Bên cạnh dạng mô tả HDL của người dùng thì có dạng mô tả HDL thứ hai sử dụng các khối thiết kế có sẵn. Loại mô tả này có hai dạng, thứ nhất là các khối thiết kế được định nghĩa trong thư viện UNISIM của Xilinx. Khi muốn cài đặt các khối này thì phải khai báo thêm thư viện Unisim ở đầu thiết kế:
library UNISIM;
use UNISIM.VCOMPONENTS.all;
Một số khối thiết kế điển hình là các LUT, thanh ghi dịch, Block RAM, ROM, DCM…có thể tìm thấy trong Language template của ISE, các khối này gọi chung là các phần tử cơ bản của FPGA (FPGA primitives), đặc điểm của các khối này là phụ thuộc vào đối tượng FPGA cụ thể.
Ngoài FPGA primitives thì ISE cho phép người dùng sử dụng một số khối thiết kế sẵn ở dạng IPCore (Intellectual Property core). IP core là các khối thiết kế sẵn có đăng ký sở hữu trí tuệ và thường là các thiết kế khá phức tạp ví dụ như các khối FIFO, khối làm việc với số thực (Floating Point Unit), khối chia, các khối CORDIC, các khối giao tiếp Ethernet, PCI EXPRESS, SPI, các khối xử lý số tín hiệu… Trong khuôn khổ chương trình học thì việc sử dụng này là được phép tuy vậy nếu muốn sử dụng các khối này với mục đích tạo ra sản phẩm ứng dụng thì cần xem xét kỹ vấn đề bản quyền. Với sự hỗ trợ phong phú của các IP Cores này cho phép thực hiện những thiết kế lớn và hữu dụng trên FPGA. Lưu ý là khi sử dụng các khối này thì phần thiết kế HDL thực sự cũng bị “giấu đi” mà chương trình chỉ cung cấp các mã đã biên dịch và mô tả giao diện (wrapper file) của IPCore được sử dụng.