MẠCH AUTORESET

Đây chỉ là một phần nhỏ trong hệ thống cĩ chức năng tạo một xung tác động vào chân Clear của 74LS192 (Clr, chân số 14). Chân clear của 74LS192 chịu tác động ở mức cao. Cĩ nghĩa là khi ta đưa tín hiệu [1] vào chân mang tên Clear sẽ làm cho 74LS192 quay trở lại trạng thái ban đầu, tác động này được gọi là Reset bộ đếm. Do chương trình điều khiển hệ thống luơn là 0H, chính thao tác Reset sẽ xác lập trạng thái ban đầu của các IC 74LS192 là 0H.

Như vậy chân Clear thường ở trạng thái thấp. Chỉ khi nào cần Reset lại 74LS192 tạm thời chân Clear được đưa lên trạng thái cao.

Trong thiết kế chỉ cần Reset lại trạng thái ban đầu khi cĩ nguồn cung cấp và đơi khi cần nên Reset khi hệ thống bị sự cố điều khiển nên mạch cịn cần cĩ phần Reset bằng tay. Mạch này chỉ được ứng dụng cho phần Autoreset của mạch Điều khiển động cơ bước.

1. Mạch Reset đơn giản:

* Khi cơng tắc mở thì chân Reset nối với Vcc ở trạng thái cao.

* Khi đĩng cơng tắc thì chân Reset xuồng thấp tính năng reset cĩ tác động.

* Khuyết điểm của mạch :trạng thái ban đầu của mạch chính là giá trị của nguồn cung cấp khi cung cấp tín hiệu Reset sẽ mang giá trị [1] vì vậy ta khơng thể xác lập lại một trạng thái Reset xác lập ổn định trong một khoảng thời gian nào đĩ.

Hình 08: sơ đồ nguyên lý cho mạch Reset đơn giản

Do đĩ, ta cần phải giữ cho tín hiệu Reset mang giá trị [0] thì tác động Reset mới tác động được.

2. Mạch AutoReset cho hệ thống:

Để khắc phục cho nhược điểm của mạch trên ta đưa ra sơ đồ nguyên lý AutoReset cho hệ thống như sau :

Như vậy ở mạch AutoReset hệ thống chúng ta sử dụng thêm một tụ điện nhằm kéo dài thời gian ở mức cao của trạng thái Reset. Khoảng thời gian này phụ thuộc vào giá trị tụ C_RS và điện trở R_RS dựa trên phương trình nạp tụ.

Mạch AutoReset này hoạt động như sau:

Khi ta đĩng cơng tắc nguồn (nguồn áp cung cấp, Vcc, cĩ giá trị là 05 VDC, tương thích với các mức áp sử dụng trong mạch điều khiển), điện nạp vào tụ C nên trong một khoảng thời gian nào đĩ chân mang tín hiệu Reset sẽ mang giá trị điện áp cao (điện áp này chính là điện áp vi phân lấy trên điện trở R_RS) tương ứng với trạng thái hoạt động [1]. Tín hiệu này qua cổng OR (IC 74LS32) để làm chuẩn mức tín hiệu và tác động đến các chân Clear của các IC 74LS192 để xác lập trạng thái ban đầu cho chúng. Sau thời gian quá độ và nạp đầy của tụ áp trên tụ đạt lên điện áp 5v, điện áp vi phân trên R_RS tương ứng mức 0V, đưa chân Clear về trạng thái khơng tác động, mạch hoạt động bình thường. Trong thực tế, mức áp trên R_RS khơng trở về mức khơng mà nĩ chỉ cần chuyển về mức áp đủ để cổng OR nhận biết và chuyển sang trạng thái mức [0].

Chọn R_RS = 10k, C_RS = 10F, thời hằng nạp (thực hiện Autoreset) là  = R_RS.C_RS.

Hình 09: Sơ đồ nguyên lý mạch Autoreset

Phím SW_RS dùng để Reset khi cĩ nhu cầu. Khi tác động, SW_RS nối nguồn Vcc với đầu trên điện trở R_RS. Aùp trên R_RS đạt mức [1], tín hiệu Reset được xác lập.

III. MẠCH ĐỆM VAØ MẠCH CƠNG SUẤT PHẦN CƠ:

Mạch đệm và mạch cơng suất phần cơ được áp dụng trong mạch điều khiển động cơ bước. Mạch được thiết kế ban đầu là mạch khuếch đại kiểu CC và CE nối tiếp liên tầng để thực hiện chức năng đệm dịng, nâng áp và tăng cường dịng cung cấp cho động cơ bước.

Sơ đồ thiết kế mạch cơng suất được thực hiện như sau:

Trong đĩ cuộn dây L1 chính là tượng trưng cho một pha của động cơ bước và cũng là tải chính cho mạch thiết kế. Diod D1 cĩ nhiệm vụ chống dịng đổ qua mối nối BE của SQ_DC1, tránh hiện tượng đánh thủng mối nối này khi mất pha trên L1. Diod D2 cĩ nhiệm vụ giống như Diod D1. D2 cĩ vai trị là giải phĩng năng lượng trên L1 khi mất pha trên L1.

RBB và RB là hai điện trở phân cức cho SQ_DC1 (gọi là Q1) và Q_DC1 (gọi là Q2). Việc tính tốn các điện trở này được tiến hành như sau:

 Trong thực nghiệm cho ta hệ số khuếch đại của Q_DC1 Q1 (D468, tra cứu sách cĩ hfe= 85240, Icmax= 1A) là hfe= 120; hệ số khuếch đại của SQ_DC1 (C828, tra cứu sách cĩ hfe= 130520, Icmax= 50mA) là hfe= 253.

 Cơng suất định mức của một pha là 05VA điện thế sử dụng là 12VDC. Trong đĩ, mạch sử dụng điện thế cung cấp là 11,3VDC (12-0,7VDC- điện áp ghim áp trên diode nguồn). Vậy dịng cần cung cấp cho một pha là 0,44A  0,5A

 RB chính là điện trở phân cực cho cực B của BJT Q_DC1. IB2 = 2 2 fe CQ h I = 120 5 , 0 A= 0,003687 3,7mA Hình 10: Sơ đồ nguyên lý mạch đệm và khuếch đại cơng suất điều

RB2 = 2 2 , 0 7 , 0 * 2 5 B I V   = 976,32  Chọn RB2 = 1K Vậy IB2 = 2 2 , 0 7 , 0 * 2 5 B R V   = 0,0036A = 3,6mA

ICQ2 = IB2hfe = 0,0036 x 120 = 0,432A (đạt yêu cầu). Cơng suất RB được tính như sau:

2 2 B B R R xI P B  = 1000x(0,0036)2 = 0,0129 W Chọn RC = 1K; 0,125W

 RBB là điện trở phân cực cho cực B của Q1. VCE1 = 0,2V. C R V = 5-2*0,7- 0,2 = 3,4V ICQ1 = IB2= 3,7 mA IB1 = 1 1 fe CQ h I = 250 7 ,

3 mA= 0,0148mA (Thỏa cho cổng ra của CMOS) Chọn RB = 10 K; 0,125W.

IV. MẠCH XÁC LẬP MỨC TÍN HIỆU QUÉT:

Tín hiệu nhận được từ đầu đọc gởi vào cĩ biên độ khá nhỏ nên khĩ cĩ thể phân biệt giữa hai mức Logic 0 và 1. Yêu cầu đặt ra là chỉ cần khuếch đại áp, mức khuếch đại từ 35 lần. Áp ngõ ra là áp DC nên dùng áp này để điều khiển trực tiếp trạng thái ngắt dẫn của BJT tạo tín hiệu xác lập mức [0] hay [1]. Do đĩ, trong mạch tín hiệu cĩ thiết kế thêm hai mạch khuếch đại tín hiệu ngõ ra trước khi gởi tín hiệu này về mạch trung tâm (Driver Card), dùng BJT, để xác lập hai nguồn tín hiệu này.

Dựa trên nguyên lý họat động của mạch mắc kiểu CE, hoạt động ở chế độ đĩng ngắt, mạch thực tế được thiết kế như sau:

Trong đĩ R1 là điện trở cách nguồn, chọn giá trị 10K.

Để giảm hiện tượng nhiễu tín hiệu nên mắc thêm điện trở RB giữa cực B và GND.

Hình 11: Sơ đồ nguyên lý mạch khuếch đại tín hiệu dùng BJT D468

I. MẠCH GIAO TIẾP:

Mạch giao tiếp được xây dựng dựa trên nguyên lý giao tiếp song song qua cổng máy in. Mạch sử dụng vi mạch giao tiếp PPI 82A55 làm cơ sở chính. Sử dụng các vi mạch số để khống chế quá trình giao tiếp và qua đĩ định vị chính xác các Port quy định thực hiện việc trao đổi thơng tin. Dữ liệu cũng như thơng tin được trao đổi giữa mạch (thẻ mạch; card) ngồi và CPU của máy tính cá nhân (PC: Person Computer) gián tiếp tiến hành thơng qua vi mạch PPI 82A55.

PPI 82A55 là một vi mạch chuyên dùng cho việc giao tiếp và trao đổi dữ liệu. Với thanh ghi điều khiển, PPI 82A55 thực hiện rất nhiều chức năng khác nhau và tùy vào mong muốn của người sử dụng. Ưu điểm của vi mạch chính là nhờ vào các thanh ghi đệm (shift register), các thanh ghi này chốt lại dữ liệu xuất ra.

Đề tài chỉ yêu cầu ở mức độ đơn giản, đĩ là trao đổi dữ liệu. Để nâng cao tính đa năng của vi mạch 82A55, mạch giao tiếp được thiết kế ở mức độ đơn giản nhưng tiện dụng. Đơn giản ở chỗ chỉ sử dụng ít IC số kèm theo để khống chế tầm hoạt động của vi mạch, mạch chỉ sử dụng bốn (04) IC và bốn (04) tụ lọc ngồi ra khơng sử dụng thêm bất cứ linh kiện thụ động nào khác. Tiện dụng ở chỗ, tùy theo yêu cầu giao tiếp mà người sử dụng cĩ thể cho vi mạch thực hiện cơng việc giao tiếp theo ý muốn, bằng cách lập trình trực tiếp trên thanh ghi điều khiển của PPI 82A55. Với ba cặp chuyển mạch (jumper) cĩ thể sử dụng tới 32 cảng giao tiếp. Ngồi ra mạch cịn thiết kế thêm phần nguồn để cung cấp cho bộ phận ngoại vi các mức áp 5VDC, 12VDC, GND.

Sơ đồ khối của mạch giao tiếp:

Tiến hành tìm hiểu cấu trúc, sơ đồ khối và tập lệnh của vi mạch PPI 82A55 cũng như sơ đồ chân và chức năng các chân của Slot XT, kết hợp với nhu cầu của đề tài, mạch “Giao tiếp” được thiết kế như sau:

SƠ ĐỒ MẠCH MẠCH GIAO TIẾP

Trong đĩ:

LINH KIỆN

Linh kiện Giá trị Chức năng

C1,C2,C3 100nF Lọc nguồn cho các IC 1,2,3

J1,J2,J3 Chọn địa chỉ cố định cho mạch giao tiếp

SV2 Cảng ra; Port ABC, Supply

IC1 7404,7414 IC cổng NOT

IC2 7430 IC cổng NAND 8 ngõ vào

IC3 7432 IC cổng OR

BUS

Bus Giá trị Ý nghĩa

VCC, GND 5V Nguồn cung cấp, lấy từ Slot XT của PC

IO Data PA0PC7 Ngõ ra của PPI 82A55

Address A0A9 Các đường địa chỉ của Slot XT

Data D0D7 Các đường dữ liệu của PC truyền qua Slot XT

Cotrol Data Slot RD\,WR\,… Các tín hiệu điều khiển lấy từ Slĩt XT Cotrol RD\,WR\,… Các tín hiệu điều khiển PPI sau khi xử lý

Mạch được thiết kế trên phần mềm EAGLE. Sau khi kiểm tra sơ bộ các đường nối, tiến hành vẽ mạch in thử bằng chức năng Auto của EAGLE, quá trình vẽ mạch in thử chính là bước tính tốn để sắp xếp linh kiện trên board sau cho hợp lý và chiếm ít khơng gian trên mạch in nhất.

Chọn được những vị trí thích hợp cho mỗi linh kiện trên board mạch, ghi lại file backup đề phịng sẽ cĩ sự sửa chữa về sau (cơng việc này thường được thực hiện trong suốt quá trình thiết kế của mỗi mạch), tiến hành vẽ mạch in. Sau khi thực hiện chức năng Auto, kiểm tra đường nối giữa board và schematic, nối tốt, chỉnh lại các đường dây nối cho hợp lý hơn.

Trong thực tế, khi vẽ bằng thủ cơng (vẽ bằng các chức năng) qua kinh nghiệm của hai lần vẽ bằng chức năng tự động, mạch gọn hơn, đẹp hơn và ít lỗ xuyên mạch hơn.

Ghi chú các yếu tố quan trọng lên mạch. Làm mạch in. Kiểm tra trên mạch in các lổ xuyên mạch, các đường mạch gần nhau. Mạch tốt, thử lại từng linh kiện rời, hàn đế chân, hàn linh kiện, lắp IC. Kiểm tra lại mạch lần cuối trước khi lắp vào Slot XT trên PC. Viết chương trình điều khiển thử mạch.

Phân tích mạch:

Vi mạch cổng đảo (7404) kết hợp với vi mạch cổng đảo và (7430) tạo nên sự khống chế địa chỉ điều khiển bằng cách khống chế chân Chip Select của PPI 8255A. Địa chỉ hoạt động của PPI là 11000XXXXXB = 1100000000B + XXXXXB = 300H + (00H  1FH).

Bộ ba jumper (J1, J2, J3) đặt trước các đường địa chỉ A0, A1, A2, A3, A4

tạo nên sự lựa chọn (22) x (23) = 4 x 8 = 32D = 1FH đường địa chỉ bộ nhớ. Các chân điều khiển đọc, ghi từ Slot XT được nối với chân RD\, WR\ của PPI 8255A thơng qua các cổng OR, các cổng này cĩ cơng dụng làm trễ pha của tín hiệu điều khiển.

Chân Reset của PPI được nối trực tiếp với chân B2 của Slot XT (chân Reset). Các chân A0 và A1 của vi mạch 8255A lần lượt được nối trực tiếp với chân A31 và A30 của khe giao tiếp mở rộng XT (chân SA0 và SA1).

Nguồn cung cấp cho card lấy trực tiếp từ máy tính thơng qua các chân B1, B10, B31 (GND) và B3, B29 (VCC; + 5VDC) của Slot XT.

Slot SV2 là các cảng ra Port A, Port B, Port C và Supply của PPI. Trong đề tài này, do phạm vi sử dụng khá rộng, cả ba cảng A, B và C đều được sử dụng nên khơng tách các Port ra làm từng Slot để truyền dữ liệu ra ngồi.

* Những kinh nghiệm rút ra được sau khi thực hiện mạch “Giao tiếp”:

Việc thiết kế phải gắn liền với tính linh hoạt trong việc sử dụng tài nguyên hiện cĩ.

Việc thiết kế phải dựa trên nhu cầu.

Thiết kế khơng chỉ dựa trên tài nguyên, kiên thức, sách vở mà phải dựa trên sự đáp ứng của thị trường linh kiện điện tử.

Cần phải chú ý trên mọi lĩnh vực liên quan đến mạch. * Kết quả đạt được:

Mạch chạy tốt.

Cĩ thể lập trình điều khiển mạch.

Đúng với mục đích và yêu cầu đặt ra.

Mạch gọn, khơng cần phải cân chỉnh, hàn nối thêm.

II. MẠCH GIẢI MÃ TÍN HIỆU ĐIỀU KHIỂN: (được xem là mạch trung tâm) Mạch giải mã tín hiệu điều khiển thực ra chỉ là mạch đệm dữ liệu giữa mạch ngồi và mạch giao tiếp bên trong máy tính đồng thời giải mã các tín hiểu điều khiển được truyền đến. Mạch được thiết kế theo sơ đồ khối sau:

SƠ ĐỒ KHỐI MẠCH GIẢI MÃ TÍN HIỆU ĐIỀU KHIỂN

Mạch lấy tín hiệu trực tiếp từ card giao tiếp đưa ra, sau đĩ cân áp ra mức logich 0 hay 1 (0V hay 5V) nhờ vào các điện trở mảng (array). Giải mã tín hiệu điều khiển từ Port A, thơng qua các IC 74LS00, 74LS192 và 4555 để lấy được tín hiệu điều khiển động cơ bước truyền qua các jumper để truyền qua mạch cơng suất. Truyền tín hiệu của port C sang mạch quét, các tín hiệu cịn lại được xử lý và truyền đi. Mạch sử dụng một IC 74164 (để chốt dữ liệu đầu ra, tín hiệu này card giao tiếp sẽ đọc vào để xử lý, thơng qua port B).

Dưới đây là sơ đồ mạch mạch Giải mã điều khiển động cơ bước, được thiết kế sau khi thử nghiệm đối với từng mạch lẻ (mạch đơn, thí nghiệm kiểm chứng trên từng IC).

Trong đĩ:

LINH KIỆN

Linh kiện Giá trị Chức năng

RN14 1K Điện trở mảng kéo lên, cho các tín hiệu PortABC.

C111 100nF Lọc nguồn.

SV1 Cảng vào, Port ABC, tín hiệu từ mạch giao tiếp.

SV3 Cảng vào ra, trao đổi tín hiệu với cần quét.

74LS32 Giải mã Autoreset.

74LS00 Giải mã tín hiệu điều khiển và vịng lặp.

74LS192 Tạo vịng lặp.

4555 Giải mã tín hiệu nhị phân sang tín hiệu thập phân.

J16 Truyền tín hiệu điều khiển đến mạch cơng suất.

Phân tích mạch:

Tín hiệu từ card giao tiếp sau khi truyền qua SV1 được các điện trở mảng RN1, RN2, RN3 và RN4 làm chuẩn mức logic 0 hay 1 (tín hiệu truyền song song chỉ truyền với khoảng cách ngắn, với đoạn đường truyền dài tín hiệu sẽ bị suy giảm).

Chân PC5 chọn làm chân Reset để xác lập lại trạng thái khởi điểm của IC 74164, chân PC4 là tín hiệu nhịp dữ liệu. Tín hiệu vào chân AB được lấy trực tiếp từ mạch quét gởi về. Tín hiệu này đồng thời truyền qua cổng OR để làm chuẩân mức logic và truyền tín hiệu này qua Port C về PC. Tín hiệu được chốt ở IC 74164 sẽ thơng qua RN1 đến chờ ở PortB chờ CPU đọc vào.

Tín hiệu ERR1, ERR2 (lỗi 1, lỗi 2) lần lượt qua các chân 1, 2 của SV3

đến cổng OR (IC2D) và chờ CPU đọc vào. Tín hiệu TH_Page, là tín hiệu theo dõi xem cĩ giấy hay khơng, lượt qua chân 3 của SV3 và chờ CPU đọc vào.

Mạch điều khiển động cơ bước làm việc trên cơ sở của mạch quét tuần tự. Mạch dùng vi mạch đếm 74LS192 (với thiết kế ban đầu dùng vi mạch 4022B) và vi mạch giải mã nhị phân sang mã thập phân, 4555B. Sự kết hợp của hai vi mạch này tạo ra mạch quét tuần tự bốn (04) bước, cĩ thể chuyển trạng thái từ quét thuận sang quét nghịch hay ngược lại. Thực hiện chức năng này là nhờ vào vi mạch 74LS192 cĩ là loại đếm thuận nghịch (up/down counter). Vi mạch này kết hợp với một cổng NAND tạo thành một bộ đếm vịng lên xuống (bốn bước).

Xung Ck và tín hiệu điều khiển up/down nhận từ Port A qua điều khiển bằng cổng NAND (74LS00) tạo ra xung Ck_up hay Ck_down tác động vào chân Ck tương ứng của 74LS192 (chân số 04: Ck_up; chân số 05: Ck_down). Trường hợp đếm lên: khi QC lên mức [1] (chuyển tiếp từ giá trị 0011B lên 0100B) sẽ tạo nên xung qua cổng OR (cổng dùng chung với chức năng Autoreset) tạo mức logic [0] tác động vào Clr (chân số 14), vịng đếm