RE3/MTR/VPP ———~ [| 1 40L] ———+ RB7/ICSPDAT
RA0/AN0/ULPWUIC12IN0- ~———+[ |2 39] ~———+ RB@!ICSPCLK
RA1/AN1/C12IN1- ~———> [|3 38 |] ——+ RBSIAN13/7T1G
RA2/AN2/Vser-/CVRs£íC2lN+ == [] 4 370 =——+ RB4/AN11
RA3/AN3/VREFr+/C1IN+ =——+[ | 5 36 [] ——+ RB3/AN9/PGI/C12IN2-
RA4/TOCKIC1OUT =———~[ |6 35 [Ƒ]~——+ RB2/ANB
RAS/AN4/SS/C2OUT ~———~[|? 34 [J] -—~ RB1/AN10/C12IN3-
RE0/ANS ~——~[|8 & 33] ——+ RB0/AN12/INT RE1/AN6 =——-[]o 32E]~—— Voo
RE2/AN7 +—-[] 10 : 3100 ——+ Vss
Voo ——-[] + bà 30L] <= RD7/P1D
Vss -() 12 = 291] -——+ RDEIPIC
RA7/OSC1/CLKIN ~——+ [| 13 8 28 L] -——~ RD5/P1B
RA6/OSC2/CLKOUT +——ô [| 14 27h ~——+ RD4
RC0/T1OSO/T2CKI ~_——~[ | 45 26[]~——~ RC7/RX/DT RC1/T1OSIICCP2 ~———~[ | 16 25 F]~——+ RC6/TX/CK
RC3/SCK/SCL +—-1] 48 23 [1] ~——+ RC4/SDIISDA RDO -. 19 22 -——ô= RD3
RD1 ~——ô[]z0 211 -—+ RD2
Hình 2.9: Sơ do chân PIC 16F887
>
Ví
`
>
>
30
Port A: Port A (RAO đến RA7) có số chân từ chân số 2 đến chân số 7 và chân số 13, 14. Port A bao gồm 8 chân VO (vào/ra dữ liệu). Day là các chân "hai chiều” (bidirectional pin), nghĩa là có thé xuất và nhập được. Chức năng I/O này được điều khiến bởi thanh ghi TRISA (địa chi 85h). Đặc biệt, Port A có hai chân 13 và 14 dùng đề nối với thạch anh đề tạo bộ dao động ngoại hay có thê
được sử dụng đẻ tạo dao động nội RC.
Port B: Port B (RB0 đến RB7) có số chân từ chân số 33 đến chân số 40. Port B gồm 8 chân I/O. Thanh ghi điều khiển xuất nhập tương ứng là TRISB. Bên cạnh đó một số chân của Port B còn được sử dụng trong quá trình nạp chương trình cho vi điều khiển với các chế độ nạp khác nhau. Port B còn liên quan đến ngắt
ngoại vi và bộ Timer0. Ngoài ra nó còn được tích hợp chức năng điện trở kéo
lên (pull — up) được điều khiển bởi chương trình.
Port C: Port C (RCO đến RC7) có số chân từ chân số 15 đến chân số 18 và chân số 23 đến chân số 26. Port C gồm 8 chân I/O. Thanh ghi điều khiển xuất
nhập tương ứng là TRISC. Bên cạnh đó Port C còn chứa các chân chức năng
của bộ so sánh, bộ Timer1, bộ PWM va các chuẩn giao tiếp nói tiếp I2C, SPI,
SSP. USART
Port D: Port D (RDO đến RD7) có số chân từ chân số 19 đến chân số 22 và chân số 27 đến chân số 30. Port (RPD) gôm 8 chân I/O, thanh ghi điều khién xuất nhập tương ứng là TRISD. Port D còn là công xuất dữ liệu của chuẩn giao tiếp PSP (Parallel Slave Port).
Port E: Port E (REO đến RE3) có số chân từ chân số 8 đến 10 va chân số 1.
Port E gôm 3 chân I/O (từ REO đến RE2) và một chân chỉ nhập (RE3). Thanh
ghi điều khién xuất nhập tương ứng là TRISE. Các chân của Port E có ngõ vào analog. Bên cạnh đó Port E còn là các chân điều khién của chuẩn giao tiếp PSP.
Đặc biệt, chân số 1 (RE3) hay còn gọi là Master Clear dùng dé Reset vi điều khién với điện trở kéo nội.
Chân 12 và 31 dùng dé nối dat.
Chân I1 và 31 dùng dé cấp nguồn cho vi điều khiển hoạt động [8].
31
2.4.3 Tổ chức bộ nhớ
Cau trúc của bộ nhớ vi điều khiển PIC16F887 bao gồm 2 bộ nhớ:
+ Bộ nhớ chương trình (Programmemory).
+ Bộ nhớ dữ liệu (Data memory).
2.4.3.1 Bộ nhớ chương trình (Programmemory)
Bộ nhớ chương trình của vi điều khiến PICI6F8§7 là bộ nhớ Flash, dung lượng bộ nhớ 8K word (1 word = 14 bit) và được phân chia làm nhiều trang ( từ page 0 đến
3). Nhở vậy bộ nhớ chương trình có kha năng chứa được 8*1024=8192 câu lệnh (vì
một lệnh sau khi mã hoá sé có dung lượng | word (14 bid).
Dé mã hóa được địa chỉ của 8K bộ nhớ chương trình, bộ đếm chương trình có dung lượng 13 bit. Khi vi điều khiển được Reset, bộ đếm chương trình chi đến địa chỉ 0004h (Interrupt vector). Bộ nhớ chương trình không bao gồm bộ nhớ stack và không được địa chỉ hóa bởi bộ đếm chương trình.
Bảng bộ nhớ chương trình và các ngăn xếp.
Hình 2.10: Bộ nhớ chương trình và các ngăn xếp.
32
2.4.3.2 Bộ nhớ dữ liệu (Data memory)
Bộ nhớ dữ liệu của PIC là bộ nhớ EEPROM được chia ra làm nhiều bank. Đối
với PICI6F887 bộ nhớ dit liệu chia làm 4 bank. Mỗi bank có dung lượng 128 byte, bao gồm các thanh ghi có chức năng đặc biệt SFG (Special Function Register) nằm ở các vùng địa chỉ thấp va các thanh ghí mục đích chung GPR (General Purpose Register) nằm ở các vùng địa chỉ còn lại trong bank. Các thanh ghi SFG thường xuyên được sử dụng (ví dụ như thanh ghi STATUS) sẽ được đặt ở tất cả các bank của bộ đếm di liệu giúp thuận tiện trong quá trình truy xuất và làm giảm bớt lệnh của chương trình. Sơ đô cụ thé của bộ nhớ dữ liệu PIC16F8§7 như hình 2.11.
Fia File Fia Fila
Address Adress ^A2dmsx ^ddess
kdredt odor. €0n [Indirect acd 80h [Indhect oder 10h 180
TMR0 otn [OPTON REG| B1h TMRO 101h 181m
POL tên PCL ban PCL 12h 182", STATUS oh STATUS 8m STATUS 103h 183 FSR O4n FER 842 FSR 104n 184m, PORTA 06h TRA 85 WOTCON 108h 185%
PORTS 0@ TRISS điên PORTE 16h 186|
PORTS 07m TRISC 87h CMICONO | 107n 187 Poarpl eh TRIsOllù Bờn CM2CONG 16h 188"
PORTE 08" TR/SE 8sh CM2OON+ 108P, 188", PCLATH An PCLATH aa PCLATH 104n 1RÁh NTCON 08h INTCON | 88h INTCON 10En. 88h Pu och PIE1 &Ch EEDAT 10Ch 1BCh Pa 00h PE2 | $Oh EEADR 10Dh 180h|
TM 0Eh PCON tên EEOATH 10Eh 18Eh
TI4AR1H 0Eh CECCON | #n EEAORH 16h 18Fh TICON 10h OSCTUNE | 90m 110h 190,
TMR2 11h SSPCON2 91h 111Ð 1910.
T2CON 12h PRE Ì đn 1125 192"
SSPRUF 13h SSPADD Se tin 19ằ
SSPCON 1êh SSPSTAT 84h tiên 198
CCPRIL +m WPUB Ea 11 195 COPRIH 1 ICCB 980 Germs 116 196%
OCP1CON 37m VRCON 9n Purpzee t17n 197
RCSTA 18n TXSTA. Sen Ragwee 1188 198%
TXREG 19h SPBRG tơ" 16 Bytos tiện 190%
RCREG 1Ah SPGRGH | $Ah Ah 18h
©CPR2L 18n | PWMICON | sén 18h 188h CCPRZH 1Ch ECCPAS sCh 11h 19h OCP2CON IDh | PSTRCON | SOn 11Dh 19Dh AORESH sh ADRESL oy 11Eh 10Eh ADCOND Fh ADCONT QF Fh 19Fh Zn 8 A0n 120h 1A0h
Purpose Gres
Ganecsi Fh Regeters Purpose
Purpces 40h Regstexs
Regsters 60 Bye #0
96 Bytes h EFh th 1EFh 70h soceseas Fo accesses: 170h 1F0h
TFh TŒx7Fh rrn T0t-7Fh 17Fh 1FFh
Bank 0 Bank + Bank 2
BB Uninpienected dita memory locations, read ae “0”.
Note 1: Nota ptrysical rogistor.
2: PACIEF8S? only
Hình 2.11: Bộ nhớ dữ liệu.
33
2.4.3.3 Các thanh ghi đặc biệt
Đây là các thanh ghi được sử dung bởi CPU hoặc được dùng dé thiết lập và điều khiển các khối chức năng được tích hợp bên trong vi điều khiến. Có thé phân chia SFR làm hai loại: thanh ghi SFR liên quan đến các chức năng bên trong CPU và thanh ghi SFR dùng đẻ thiết lặp và điều khiển các khối chức năng bên ngoài ( ví dụ như ADC, PWM....). Các thanh ghi liên quan đến chức năng bên trong:
- Thanh ghi STATUS (03h, 83h, 103h, 183h): thanh ghi chứa kết quả thực hiện
phép toán của khối ALU, trạng thái RESET và các bit chon bank cần truy xuất trong
bộ nhớ dữ liệu.
R/W-0 RW-0 R/W-0 RIW-xR-1 R-1 RVEXx R/W-x
bt7 bit 0
Hình 2.12: Thứ tự các bit trên thanh ghi STATUS.
-Thanh ghi OPTION REG (81h, 181h): thanh ghi này cho phép đọc và ghi, cho
phép điều khién các chức năng pulled-up của các chân PORTB, xác lập các tham số
xung tác động, cạnh tác động của ngắt ngoại vi và bộ đếm Time0.
-Thanh ghi INTCON (0Bh, 8Bh, 10Bh, 18Bh): thanh ghi cho phép đọc và ghi,
chứa các bit điều khiến và các bit cờ hiệu khi Time0 tràn, ngắt ngoại vi RB0/INT và ngất interrupt-on-change tại các chân của PORTB.
[oe | ree [Toe | wre | roe" | Tor | NT | rer |
Hình 2.14: Thứ tự các bit trên thanh ghi INTCON.
-Thanh ghi PIE] (8Ch): chứa các bit điều khiển chi tiết các ngắt của khối chức
nang ngoại Vi.
34
U-O RW-0 Rw-0 RW RW-0 RIW-O RiW-0 R/w-0 _ ADIE RCIE TXIE SSPIE CCP1IE TMR2IE TMR1IE
bn? bút Ô
Hình 2.15: Thứ tự các bit trên thanh ghi PIE].
-Thanh ghi PIRI (0Ch) chứa cờ ngắt của các khối chức năng ngoại vi, các ngắt này được cho phép bởi các bit điều khién chứa trong thanh ghi PIEI.
U-0 RV/-0 RO R-0 RW R/w-0 RW-0 R/w-0
Hình 2.16: Thứ tự các bit trên thanh ghi PIR].
-Thanh ghi PIE2 (8Dh): chứa các bit điều khién các ngắt của các khối chức năng CCP2, SSP bus, ngắt của bộ so sánh và ngắt ghi vào bộ nhớ EEPROM.
R/W-0 RAw-0 R/W-0 RW-o R/W-O RW-0 U-0 RW-0
GSFE | CAE | CHE | EEE | ecle | Wewe | — | GPAE |
bit 7 :
ocos
Hình 2.17: Thứ tự các bit trên thanh ghi PIE2.
-Thanh ghi PIR2 (0Dh): chứa các cờ ngắt của của các khôi chức năng ngoại vi, các ngắt này được cho phép bởi các bit điều khiến chứa trong thanh ghi PIE2.
R/W-0 RAN-0 RAN-0 RAW-0 Riw-0 R/W-O U-0 RAW-0 OSFIF C2IF C1IF EEIF BCLIF ULPWUIF | — | CCP2lF
tit? bit 0
Hình 2.18: Thứ tự các bit trên thanh ghi PIR2.
-Thanh ghi PCON (8Eh): chứa các cờ hiệu cho biết trạng thái các chế độ Reset của vi điều khién.
UO U-0 RWw.0 RMW-1 U-0 U0 RW-0 RW-x
2.4.4 Các bộ định thời
Vi điều khiến PIC16F8§7 có 3 bộ định thời Timer đó là Timer0, Timerl,
Timer2.
35
2.4.4.1 Timer0
Đây là một trong 3 bộ đếm hoặc bộ định thời của vi điều khién PIC16F8§?.
Timer0 là bộ đếm 8 bit được kết nối với bộ chia tan 8 bit. Cấu trúc của Time0 cho phép ta lựa chọn xung clock tac động và cạnh tích cực của xung clock. Ngat Timer0 sẽ xuất hiện khi Timer0 bị tràn. Bit TMROIE (INTCON<ã§>) là bit điều khiển của Timer). Khi TMROIE=! cho phép ngắt Timer0 tác động, TMROIE=0 không cho phép
ngắt Timer0 tác động.
2.4.4.2 Timer]
Bộ Timer] là bộ định thời 16 bit, giá trị của Timer! sẽ được lưu trong thanh ghi
(TMRIH:TMRIL). Cờ ngắt của Timer! là bit TMR HE. Bit điều khién của Timerl là
TMRIIE.
Tương tự như Timer0, Timer] cũng có 2 chế độ hoạt động: chế độ định thời va chế độ xung kích là xung clock của oscillator (tan số Timer bằng 1⁄4 tần số của oscillator) và chế độ đếm (counter) với xung kích là xung phản ánh các sự kiện cần đếm lay từ bên ngoài thông qua chân RCO/TIOSO/TICKI (cạnh tác động là cạnh
lên). Việc lựa chọn chế độ hoạt động của Timer được điều khiển bởi bit TMRICS.
2.4.4.3 Timer2
Bộ Timer2 là bộ định thời 8 bit và được hỗ trợ hai bộ chia tan prescaler va postscaler. Thanh ghi chứa giá trị đếm của Timer2 là TMR2. Bit cho phép ngắt Timer2 tác động là TMR2ON. Cờ ngắt của Timer2 là bit TMR2IF. Xung ngõ vào (bằng 1⁄4 tần số oscillator) được đưa qua bộ chia tần số prescaler 4 bit (với các tỉ số chia tần 1:1, 1:4
hoặc 1:6) và được điều khiển bởi các bit T2CKPS1:T2CKPSO.
2.5 OPAMP
2.5.1 Dinh nghia
Khuéch đại thuật toán, còn gọi là OPAMP (viết tắt của cụm từ Operational Amplifier), là một bộ khuếch đại DC có hệ số khuếch đại A thường được chế tạo dưới
đạng tích hợp [2].
Khuếch đại thuật toán vốn được dùng dé thực hiện các thuật toán trong máy tính tương tự cho nên nó được mang tên như vậy. Ngày nay, khuếch đại thuật toán
36
được ứng dụng trong rất nhiều lĩnh vực khác nhau, với tầm tuần suất rất rộng từ DC đến hàng GHz.
* VCC
~ input
Ub Output Ux
+ input
- VCC
Hình 2.20: Sơ đồ chân của OPAMP.
OPAMP có hai đầu vào (input) dương và âm và một dau ra (output). Điện áp trên các đầu vào và ra là so với masse. Đầu vào dương gọi là đầu vào không dao, nghĩa là khi có tín hiệu đưa đến đầu vào không đảo thì tín hiệu ra cùng dấu với tín hiệu vào.
Tương tự, đầu vào âm gọi là đầu vào đảo, nghĩa là khi có tín hiệu đưa đến đầu vào đảo thì tín hiệu ra ngược dấu với tín hiệu vào. Ngoài ra, OPAMP còn có hai đầu nỗi với
nguồn cung cấp đối xứng + VCC. Diện áp cung cấp nằm trong khoảng từ SV đến 18V.
Nguồn cung cấp cho OPAMP có thé là nguồn đơn +VCC.
Đặc điểm của OPAMP là có hệ số khuếch đại vi sai Ap rất lớn (thường Ap ~
10° đến 10°) và điện trở vào vi sai rất lớn, điện trở ra nhỏ. Dòng ở các đầu vào rất nhỏ có thé xem như bang 0.
Điện áp chênh lệch giữa hai đầu vào gọi là điện áp vi sai up. Đặc tính của OPAMP gồm hai vùng: vùng 1 là đặc tính truyền đạt lý tưởng (khi up = 0 thì u, = 0).
vùng 2 là đặc tính truyền đạt thực tế của OPAMP (khi Up = 0 nhưng u, # 0). Cụ thé hai
vùng như sau:
- Vùng tuyến tính: ứng với up rất nhỏ và u, = Apup.
- Vùng bão hòa: ứng với up khoảng từ vài chục pV trở lên, điện áp ra u, ở vùng
bão hòa là không đôi:
u, = £Uy,; Un, = Ucc -(2 dén 3) V.
37
2.5.2 Khuếch đại thuật toán làm việc ở chế độ khóa
Trong kỹ thuật xung người ta thường sử dung OPAMP làm việc ở vùng bão hòa
của đặc tính truyền đạt. Lúc đó, điện áp ra u, chỉ có thé nam ở hai mức: Mức thấp L=
- Uy, hay mức cao H = + Uạụ. Ta nói OPAMP là việc ở chế độ khóa và có vai trỏ như một khóa đóng/ngắt cơ khí. Khi ur = - Uy, = L, ta nói khóa mở; khi u, = +U¿„ = H, ta
nói khóa đóng [1].
Hình 2.21: Duong đặc tính OPAMP làm việc ở chế do khéa.
Hình trên là đặc tinh truyền đạt lý tưởng khi OPAMP làm việc ở chế độ khóa.
Điện áp vi sai up là điện áp điều khién dé đóng/mở khóa. Lúc up đang rất 4m, khóa
OPAMP dang ở trạng thái mở với u, = - Uy = L. Khi up tăng tới giá tri Uy (Uy > 0)
thì khóa hoàn toàn chuyên sang trạng thái đóng với u, = +U¿y, = H. Vì vậy Uy được gọi
là ngưỡng đóng của khóa OPAMP. Cũng biện luận tương tự ta có U,, là ngưỡng mở
của OPAMP. Vùng Au là độ nhạy của khóa. Dây là vùng bắt đầu và kết thúc việc chuyên trạng thái đóng/mở. Một OPAMP lý tưởng có Au bằng 0. Muốn giảm Au ta phải chọn OPAMP có hệ số khuéch đại vi sai Ap càng lớn càng tốt.
2.6 PC 900V
Các máy phát dao động hay xung thường cho ta tín hiệu đưới dạng tương tự
(analog). Tuy nhiên. mạch do tần số sử dụng vi điều khiển nên yêu cau tín hiệu đưa vào phải có dang số (digital) hay nói đơn giản là có hai mức cao và thấp. Vì vậy, ta sử dung IC PC900V dé chỉnh tín hiệu có dạng vuông và đưa vao vi điều khién dé thực
hiện chuyền đôi từ tín hiệu tương tự sang tín hiệu số.
Sơ đô chân của PC900V như hình 2.22 [9].
Hình 2.22: Sơ đô chân của PC900V.
Trong đó 1. Anode 4. V0
2. Catode 5. GND
3. NC 6. VCC
Sơ đồ khối cầu trúc bên trong của PC900V.
Trong sơ đồ trên tín hiệu được đưa vào từ hai chan Anode và Catode. Bên trong
có một dén LED sé phát sáng mỗi khi giá trị điện thé tín hiệu lớn hơn một giá trị nhất định. Ở phía đối diện với LED phát này là một LED thu có tác dụng thu ánh sáng phát ra từ LED phát. Tín hiệu lúc này được đặt vào hai đầu vào của một OPAMP. OPAMP được nuôi bằng nguồn thông qua một biến thé nhỏ bên trong IC. OPAMP lúc này hoạt động ở chế độ khóa: Khi giá trị điện thé vi sai của OPAMP dương đủ lớn thì tín hiệu ra là mức cao, transistor dan; và ngược lại khi điện thé vi sai của OPAMP âm đủ lớn
thì tín hiệu ra là mức thấp transistor ngưng dẫn. Khi đó ở đầu ra sẽ xuất hiện tín hiệu
đạng số, chỉ có hai mức logic là cao và thấp. Các điện trở mắc vào có chức năng hạn
đồng bảo vệ mạch. Tụ điện giá trị Olu F dùng dé lọc nhiễu cho nguồn.
39
Chú ý: Đèn LED trong IC PC900V sẽ giảm cường độ chiếu sáng theo thời gian hoạt động dẫn đến tín hiệu có thẻ sẽ bị sai lệch sau khi qua PC900V. Nếu sử dụng
trong thời gian dài thì khi thiết kế mạch nên chú ý đến điều này (giảm khoảng 50%
cường độ chiều sáng trong 5 năm).
2.7 Flip - Flop
Flip — Flop là mạch logic có một hay hai đầu điều khiển va hai đầu ra. Tin hiệu
trên hai đầu ra phụ thuộc nhau: Nếu một đầu ra là Q thi dau ra kia sé là phủ định của Q
(Q). Khi tín hiệu vào thỏa mãn điều kiện điều khiển, thi tin hiệu đầu ra Q sẽ lật tín
hiệu từ mức logic cao H xuống thấp L và ngược lại. Vì vậy, tín hiệu đầu ra của Flip — Flop khi có điều khiến là một bước nhảy điện áp. Đặc điểm của Flip - Flop là: Nếu không có tín hiệu điều khién ở ngõ vào thì mức logic (H hay L) ở ngõ ra được duy trì ôn định [1].
Tùy theo số đầu vào điều khién mà Flip — Flop được chia thành bốn loại chính:
S—R,J— K,T, D. Trong phần tiếp này ta sẽ khảo sát kỳ về loại S — R.
S Q
RQ
Hình 2.24: Sơ do chân cua Flip - Flop loại S — R.
S — R Flip — Flop là loại có hai đầu vào điều khién S, R. Đầu S (Set) gọi là dau ghi và R (Reset) gọi là đầu xóa. Hai đầu S và R là hai đầu điều khiển của Flip — Flop.
Ta quy ước mức logic cao (H) là 1 và mức logic thấp (L) là 0. Ta có các trường hợp
sau đây:
> Nếu §=1,R =0 thì Q= I và Q =0 tức Q ở mức cao.
> Nếu S=0,R= I thì Q=0 và Q = I tức Q ở mức thấp.
> Nếu S=0,R =0 thì Q=Q, (với Q, là giá trị logic ở đầu ra Q tại thời điểm d) tức Q không thay đôi trạng thái đã có của nó. Vậy, khi không còn tín hiệu điều khiên ghi hay xóa ở ngõ vào thì Flip — Flop vẫn giữ nguyên trạng thái đã có của
nó.
40
> Nếu §S=1,R= I thì tín hiệu ngõ ra Q có thẻ là 0 hay 1, ta nói trạng thái Flip -
Flop là không xác định. Vậy, không bao giờ đặt logic 1 vào cùng S và R.
2.8 IC 555