Như đã tìm hiểu cấu trúc chân Pic18F4520 loại PDIP chúng ta biết cĩ tất cả 5 cổng vào ra PortA, PortB, Port C, PortD, PortE. Việc sử dụng lựa chọn các cổng vào ra này phụ thuộc nhiều vào các ứng dụng và thiết bị ngoại vi. Mỗi cổng này đều gồm ba thanh ghi hoạt động chính đĩ là:
− Thanh ghi TRIS (thanh ghi dữ liệu cĩ hướng)
− Thanhghi của chính các cổng (PORT register)
− Thanh ghi LAT(thanh ghi chốt dữ liệu) • PORTA, TRISA and LATA Registers
Port A là cổng vào ra hai hướng 8 bit. Thanh ghi TRISA dùng điều khiển dữ liệu cĩ hướng. Khi bit TRISA(=1) thì tương ứng các chân Port A là đầu vào, ngược lại (=0) tương ứng các chân Port A là đầu ra.. Thanh ghi LATA kiểm sốt hoạt động
đọc viết hiệu chỉnh của Port A. Cụ thể chức năng các chân của cổng này đã nĩi chi tiết ở cấu trúc chân của vi điều khiển. •PORTB, TRISB and LATB Registers
• PORTC, TRISC and LATC Registers
• PORTD, TRISD and LATD Registers
Về cơ bản Port B, PortC, PortD cĩ nguyên tắc hoạt động giống PortA. Cịn các chức năng cơ bản khác trong sơ đồ chân phần cứng đã giải thích cụ thể. Riêng PortD cĩ thêm sự đặc biệt do nĩ cĩ thể chuyển tiếp thành cổng song song phụ thuộc(PSP).
• PORTE, TRISE and LATE Registers
Port E cĩ độ rộng 4 bit các chân chúng ta đã tìm hiểu ở trên. Hoạt động thanh ghi TRISE cũng tươngtự như các thanh ghi cĩ cùng chức năng ở các cổng khác.
bit 7 (IBF): bit báo trạng thái đầu vào bộ đệm đầy.
− Giá trị 1:Một từ đã được nhân và đang chờ CPU đọc.
− Giá trị 0: Khơng nhận một từ nào.
bit 6 (OBF): bit báo trạng thái đầu ra bộ đệm đầy
− Giá trị 1:đầu ra bộ đệm vẫn giữ dể viết một từ trước đĩ..
− Giá trị 0: Đầu ra bộ điệm đã đọc.
bit 5 (IBOV): bit lựa chọn kiểm tra dị tràn đầu vào bộ đệm
− Giá trị 1:xảy ra hoạt động viết khi mà một từ trước đĩ ở bộ đệm chưa được đọc(cần xố bởiphần mềm) − Giá trị 0: Khơng xảy ra tràn. bit 4 (PSPMODE): bit lựa chon kiểu cho cổng PSP
− Giá trị 1:hoạt động cổng PSP
− Giá trị 0: hoạt động như cổng vào ra thơng thường. bit 3 (Unimplemented): mang giá trị „0‟ bit 2
(TRISE2): bít điều khiển hướng cho RE2
− Giá trị 1:đầu vào
− Giá trị 0: đầu ra bit 1 (TRISE1): bít điều khiển hướng cho RE1
− Giá trị 1:đầu vào
− Giá trị 0: đầu ra bit 0 (TRISE0): bít điều khiển hướng cho RE0
− Giá trị 1:đầu vào − Giá trị 0: đầu ra
• Parallel Slave Port(PSP)
Đây cĩ thể coi là sự thêm chức năng của các cổng vào ra nĩi chung. PSP được chuyển đổi từ các chân PortD. PSP được điều khiển bởi 4 bit cao của thanh ghi TRISE. Trong đĩ TRISE<4>-PSPMODE coi là bít diều khiển cổng. PSP cũng được tăng cường modul CCP nĩ cĩ thể là giao diện cĩ hướng tới một vi điều khiển 8 bit.