CHƯƠNG 3: THIẾT KẾ PHẦN CỨNG
3.2. Phần cứng của tổng đài chuyển mạch theo thời gian
3.2.3 Khối giao tiếp trung kế
3.2.3.5. Nguyên lý hoạt động
Bình thường khi chưa có cuộc gọi bên ngoài vào nên chưa có dòng chuông và OPTO tắt , HSOTK=1,CPU điều khiển RLTK=0, TST Q2 tắt ,Relay K1 hở.
Khi K1 đóng, trở kháng của mạch giao tiếp trung kế lúc này tương đương trở kháng của thuê bao khi nhấc máy.Tổng đài bên ngoài sẽ nhận biết được trạng thái này và ngừng đổ chuông, đồng thời cấp thông thoại cho trung kế, kết nối tr4ung kế với thuê bao bên ngoài.Tiếp theo tổng đài nội bộ sẽ gửi một thông điệp đến thuê bao bên ngoài yêu cầu quay số thuê bao nội bộ, CPU chờ nhận số quay này và tiến hành kêt nối trung kế với thuê bao nội bộ được yêu cầu.
Khi thuê bao nội bộ muốn gọi ra ngoài, trước hết phải quay một số đặc biệt để chiếm trung kế.CPU nhận biết được và điều khiển RLTK=1,TST Q2 dẫn,Relay K1 đóng, trở kháng trung kế lúc nàỳ tương đương với trạng thái thuê bao nhấc máy .ĐỒng thời tổng đài nội bộ sẽ kết nối thông thoại giữa thuê bao nội bộ và trung kế.
Khi đó tổng đài bên ngoài sec nhận biết được trạng thái này và cấp tín hiệu mời quay số (Dial tone) cho trung kế ( thực chất là cho thuê bao nội bộ vì thuê bao nội bộ đã thông thoại với trung kế) .Thuê bao nội bộ sẽ tiến hành quay số và tín hiệu quay số này sẽ được truyền qua trung kế đến tổng đài bên ngoài.Tổng đài bên ngoài sẽ xử lý các số quay này để thiết lập thông thoại cho thuê bao nội bộ và thuê bao bên ngoài ( nếu thuê bao đang rỗi ).
3.2.4.3.3. Mạch Reset:
Mạch Reset có tác dụng khởi động hay thiết lập trạng thái ban đầu của CPU.
Để 89S52 reset lại toàn bộ hệ thống thì chân số 9 (RST) phải ở mức cao ít nhất 2 chu kỳ máy, sau đó trở về mức thấp. Mạch reset thực hiện chức năng này khi ta mới bật nguồn hay nhấn nút công tắc.
Hình 3.14: Sơ đồ nạch reset
Khi cấp nguồn, công tắc S1 mở mạch reset, lúc đầu do tín hiệu liên tục của điện áp trên tụ C3 nên ngõ ra RST ở mức cao reset 89S52. Sau đó tụ C3 nạp làm ngõ ra
RST ở mức thấp 89S52 ở trạng thái khởi động sau khi đã được reset và hoạt động bình thường. Thời gian ở mức cao phụ thuộc thời hằng:
τ = R8.C3 = 8,2k.10àF = 82ms >> 2às ( hai chu kỳ mỏy).
Khi ấn công tắc S1, mạch hoạt động ở chế độ xác lập là cầu phân áp R7, R8.
Do R8 >> R7 nên áp rơi hết trên R8 và ngõ ra RST ở mức cao, CPU được reset. Khi buông nút S1, ngõ ra RST ở mức thấp và CPU ở trạng thái khởi động sau khi đã được reset và hoạt động bình thường.
3.2.4.3.4. Mạch giao tiếp I/O
Mạch giao tiếp tiếp I/O thực chất là mạch trung gian, nhằm mục đích giao tiếp giữa CPU và các thiết bị ngoại vi( khối thuê bao/ trung kế, khối thu DTMF, khối chuyển mạch, khối hiển thị…). Vì có nhiều ngoại vi nên phải phân vùng địa chỉ cho từng ngoại vi và giao tiếp thông qua Data bus, Address bus.
3.2.4.3.5. Tạo Data bus, Address bus.
Để tách riêng 8 bit địa chỉ và 8 bit dữ liệu ra, ta sử dụng IC 74LS373(IC3) với chân /OC( chân 1) luôn tích cực mức thấp và chân 11 nối chân ALE của 89S52.
Ở đây ALE dung như tín hiệu phân kênh cho bus địa chỉ( address bus) và bus dữ liệu ( Data bus). Ta biết rằng trong một chu kỳ mỏy, ở ẵ chu kỳ đầu cú thời điểm chân ALE lên mức 1, cho phép IC3 chốt địa chỉ trên Port 1 vào 8 ngõ ra (Q0÷ Q7) nhằm thực hiện chức năng bus địa chỉ, ở ẵ chu kỳ sau chõn ALE xuống mức 0 làm cho 8D_FF ở ngõ vào 74LS573 không hoạt động. Khi đó, Port 0 giữ chức năng là bus dữ liệu mà không ảnh hưởng đến 8 bit địa chỉ cất ở ngõ ra 74LS573.
3.2.4.3.6. Mạch giải mã địa chỉ
Để giải mã địa chỉ, ta dung IC 74LS138(IC6) tạo 8 vùng địa chỉ. Tuy chỉ sử dụng 4 vùng nhưng người viết chọn 8 vùng dung để mở rộng khi cần thiết.
IC 74 LS138 là IC có chức năng giải mã chọn thiết bị ngoài, các địa chỉ được giải mã như sau:
/CSRAM1 :4000H÷ 5FFFH.
/CSHSO :A000H÷BFFFH.
/CSRL :C000H÷DFFFH.
/CSDTMF :E000H÷FFFFH.
Các vùng dự trữ không sử dụng, được dung để mở rộng tổng đài hay thêm các thiết bị ngoại vi sau này. Do đó, phần cứng của mạch CPU sẽ không thay đổi khi tang
Bảng phân vùng địa chỉ:
Bảng 1: Bảng phân vùng địa chỉ
IC 74LS32: được dung để đệm các ngõ ra điều khiển đọc (/RD) và ghi(/WR) của 89S52. Các cổng đệm này nhằm mục đích ổn định điện áp đi ra từ 89S52, đồng thời tăng khả năng Fan_out.
3.2.4.3.7. Mạch đọc trạng thái HSO và xuất RL
Vì giao tiếp bằng bus, ta phải dung IC chốt hoặc đệm để tránh hiện tượng tranh chấp bus đồng thời mức logic điện áp được cải thiện.
ĐọcHSO:
IC 74LS244 (IC7): làm nhiệm vụ đệm các bit trạng thái HSO vào 8952. Ở đây, ta không cần sử dụng IC chốt vì tốc độ đọc của 8952 rất nhanh trong khi đó tốc độ của các trạng thái HSO thay đổi chậm hơn. Các bit trạng thái HSO đợi sẵn ở ngõ vào, khi 8952 muốn truy xuất chỉ cần thực hiện lệnh MOVX. Lúc này, chân/CSHSO và /RD tích cực nhưng không xảy ra đồng thời. Do đó để đồng bộ ta dùng cổng OR(IC10C) với 2 ngõ vào /CSHSO và R/D. Chỉ khi nào hai chân này tích cực mức 0 → chân /1G của 74LS244 tích cực → cho phép các bit HSO đặt lên Data bus → đưa vào CPU 8952 thông qua Port 0 để xử lý.
Xuất RL:
IC 74LS574 (IC4): Làm nhiệm vụ đệm và chốt các bit điều khiển relay (RL) giữa CPU với các mạch thuê bao và trung kế. Sở dĩ, ta sử dụng IC chốt ở đây vì CPU xuất các bit RL rất nhanh nên các phần tử trong mạch thuê bao, trung kế không đáp
ứng kịp. Do đó, các bit này được chốt ở ngõ ra của IC4 để đáp ứng tốc độ của mạch thuê bao, trung kế. Ta dùng IC chốt cạnh để có độ chính xác cao và tốc độ đáp ứng nhanh. Ta dùng cổng NOR( IC9C) để điều khiển chân CLK của IC chốt, khi chân CLK tích cực sẽ cho phép xuất dữ liệu qua và ngược lại sẽ chốt dữ liệu lại. Vì không sử dụng chế độ Hiz (tổng trở cao) nên chân /OC luôn ở mức thấp.
3.2.4.3.8 Khối báo hiệu
Khối này có chức nawgn báo hiệu trạng thái hoạt động của toàn heek thống tổng đài. Chẳng hạn nhu cho biết số máy thuê bao gọi hoặc được gọi, phát tín hiệu cảnh báo khi tổng đài gặp sự cố, thông báo các thông số thông tin cần thiết theo định kỳ…Báo hiệu có thể hiển thị bằng LED, màn hình hoặc phát tín hiệu dưới dạng âm hiệu (tone).
Ở đây chỉ dùng để kiểm soát xem tổng đài hoạt động đúng không và sai thi phán đoán sai ở chỗ nào, và để phần cứng gọn nhẹ ta hiển thị qua Led đơn ở Port1.
IC 74LS245(U7): được dùng để đệm các ngõ ra ở port 1 của 8952 nhằm mục đích ổn định điện áp cho Led. Chọn Led với mức sụt áp 1,8v và dòng 7mA, dùng điện trỏe thanh làm điện trở hạn dòng cho Led. Mức điện áp logic cao khoảng 3,5V, giá trị điện trở được tính:
RN1 = =
Chọn RN1= 270Ω.
3.2.4.3.9 Khối thu DTMF 3.2.4.3.9.1 Nhiệm vụ
Khi thuê bao quay số ở chế độ tone, bộ phận pát tín hiệu quay số sẽ phát tín hiệu song âm đa tần DTMF. Tín hiệu này sẽ chạy trên đường dây thuê bao đến tổng đài. Tại tổng đài khối thu DTMF có nhiệm vụ chọn thuê bao có yêu cầu kết nối và giải mã tín hiệu DTMF gửi thành các bit nhị phân tương ứng với số máy thuê bao đã nhấn.
Đồng thời tác động vào ngõ /INT1 của 8952 để CPU vào trạng thái ngắt ngoài để xử lý.
3.2.4.3.9.2 Sơ đồ khối
Gồm các khối: chọn kênh ( thuê bao gọi), nhận và giải mã số thuê bao được gọi, xuất 4 bit giải mã ra Data bus và điều khiển. Khối chọn kênh có nhiệm vụ kết nối ngõ Trans của thuê bao gọi ( nhấn số) với khối nhận và giải mã số thuê bao được gọi.
Khối nhận và giải mã số thuê bao được gọi thu tín hiệu nhấn số và giải mã ra dưới dạng số nhịn phân 4 bit để 8952 có thể điều khiển và xử lý trung tâm thông qua Data bus. Còn khối điều khiển gồm các tín hiệu điều khiển từ khối điều khiển và xử lý
trung tâm nhằm đồng bộ hoạt động các khối và tạo tín hiệu /INT1 điều khiển ngắt ngoài cho 8953 vào chương trình xử lý số nhấn.
Hình 3.15:Sơ đồ khối của khối thu DTMF 3.2.4.3.9.3 Sơ đồ mạch thu DTMF
Được ghép chung vào khối xử lý và điều khiển trung tâm.
Hình 3.16: Sơ đồ mạch thu DTMF 3.2.4.3.9.4 Nguyên lý hoạt động và thiết kế mạch
IC MT8870:
Có nhiệm vụ giải mã tín hiệu DTMF (một cặp tone) từ thuê bao gửi tới và giải mã thành 4 bit. Sơ đồ chân, cách mắc mạch, nguyên lý hoạt động được trình bày ở phần phục lục.
Do đây là tổng đài nội bộ nên tín hiệu DTMF truyền đi không xa lắm nên ít bị suy giảm, nên ta chọn R4=R5=100KΩ, R7, C4, C5 mắc theo khuyến nghị của nhà sản xuất.
IC 4052 (IC8)
Là IC ghép kênh Analog có nhiệm vụ chọn thuê bao cần kết nối được điều khiển bởi IC 74LS574 (IC5), kênh được chọn sẽ đưa vào MT8870D. Khi CPU cần nối thuê bao/trung kế i(i= 0÷3) với ngõ vào U9, CPU sẽ thực hiện lệnh MOVX ra địa chỉ
Bình thường /CSDTMF và /WR ở mức logic 1→ tín hiệu ở ngõ ra của cổng NOR (IC9A) ở mức logic 0. Trong thời gian thực hiện lệnh MOVX có thời điểm /CSDTMF và /WR đồng thời tích cực ở mức 0 → ngõ ra của IC9A mức 1. Khi đó một xung Clock cạnh lên tác động vào chân CLK của 74LS574 (IC5) → IC5 sẽ chốt 2 bit dữ liệu ở ngõ ra Q0 và Q1 tức là 2 bit ở ngõ vào A và B của 4052 (IC8). Ứng với giá trị của 2 bit này mà ngõ ra X của IC8 sẽ được kết nối với 1 trong 4 ngõ thuê bao trung kế. Tín hiệu DTMF phát ra từ thuê bao i thông qua IC8 đi vào IC MT8870 để giải mã thành các bit nhị phân tương ứng với số đã nhấn.
Điều khiển ngắt /INT1 và đọc dữ liệu giải mã.
Khi MT 8870 đã giải mã xong số nhị phân thì chân STD lên mức 1, lúc này 4 bit nhị phân được chốt ở ngõ ra (Q1-Q4). Cạnh lên của STD sẽ tác động vào chân CLK của D_FF 74LS74(IC11A) làm ngõ ra /Q đang ở mức 1 xuống mức 0. Cạnh xuống của /Q sẽ tác động vào chân /INT1 của 8952→ thực hiện lệnh ngắt → CPU nhảy vào chương trình ngắt ngoài /INT1 để nhận số.
CPU nhận số bằng cách đọc dữ liệu ở địa chỉ 0E000H bằng lệnh MOVX.
Trong khi thực hiện lệnh MOVX, có thời điểm/ CSDTMF và /RD đồng thời tích cực mức 0 → ngõ ra của cổng NOR (IC9B) lên mức 1 thực hiện 2 việc:
Kích chân TOE của MT 8870D lên mức 1, do ngõ ra của MT 8870 là ngõ ra 3 trạng thái cho phép bởi chân TOE, nên TOE ở mức 1 cho phép 4 dữ liệu ở Q1÷Q4 được chốt trước đó xuất ra Data bus và được CPU đọc vào xử lý.
Cùng lúc đó ngõ ra của cổng NOT(IC12A) ở mức 0 tác động vào chân clear của D_FF của IC11A→ ngõ ra /Q(/INT1) trở về mức 1 (cấm ngắt).
Khi dữ liệu đã được đọc vào CPU thì chân /CSDTMF và chân /RD lên mức 1(TOE xuống mức 0) làm ngõ ra Q1÷Q4 ở trạng thái tổng trở cao cách ly với Data bus. Đồng thời chân Clear ở mức 1→ chân /Q vẫn ở trạng thái mức logic 1.
Sơ đồ mạch
Hình 3.17 : Sơ đồ nguyên lý mạch điều khiển trung tâm và DTMF