D 8C 8B 8A 89 88 TCON 17BANK 2 87 khođng được địa chư hóa bit PCON
Ba leơnh sau sẽ ghi 55H vào RAM ngoài ở địa chư 1000H:
1000H:
1000H: MOVX @DPTR, A
Leơnh đaău tieđn dùng địa chư tức thời đeơ tại dữ lieơu 55H vào thanh ghi tích lũy. Leơnh thứ hai cũng dùng địa 55H vào thanh ghi tích lũy. Leơnh thứ hai cũng dùng địa chư tức thời, laăn này đeơ tại dữ lieơu 16 bits 1000H vào con trỏ dữ lieơu. Leơnh thứ ba dùng địa chư gián tiêp đeơ di chuyeơn dữ lieơu trong A (55H) đên RAM ngoài ở địa chư được chứa trong DPTR (1000H).
e/
Các thanh ghi port xuât nhaơp:
Các port cụa 8952 bao goăm Port 0 ở địa chư 80H, Port 1 ở địa chư 90H, Port 2 ở địa chư A0H và Port 3 ở địa chư ở địa chư 90H, Port 2 ở địa chư A0H và Port 3 ở địa chư B0H.
Tât cạ các port đeău được địa chư hóa từng bit. Đieău đó cung câp moơt khạ naíng giao tiêp thuaơn lợi. đó cung câp moơt khạ naíng giao tiêp thuaơn lợi.
Ví dú, nêu moơt motor được nôi qua moơt cuoơn dađy có transistor lái đên bit 7 cụa Port 1, nó có theơ được baơt transistor lái đên bit 7 cụa Port 1, nó có theơ được baơt và taĩt baỉng moơt leơnh đơn:
SETB P1.7 ; baơt motorCLR P1.7 ; taĩt motor CLR P1.7 ; taĩt motor
Các leơnh tređn dùng dâu châm đeơ xác định moơt bit trong moơt byte. Trình hợp dịch sẽ thi hành sự chuyeơn đoơi caăn thiêt, vì vaơy hai leơnh sau đađy là như nhau:
CLR P1.7CLR 97H CLR 97H
Trong moơt ví dú khác, xem xét giao tiêp đên moơt thiêt bị với moơt bit tráng thái gĩi là BUSY, được set khi thiêt bị với moơt bit tráng thái gĩi là BUSY, được set khi thiêt bị đang baơn và được xóa khi thiêt bị đã sẵn sàng. Nêu BUSY được nôi tới P1.5, vòng laịp sau sẽ được dùng đeơ chờ thiêt bị trở lái tráng thái sẵn sàng:
WAIT : JB P1.5, WAIT