Chương 3 Thiết kế chế tạo bộ thu phát sử dụng vi mạch ADF7021 tích hợp bộ khuếch đại tạp âm thấp
3.2.4 Lập trình phần mềm điều khiển ADF7021
ADF7021 hỗ trợ giao tiếp với vi điều khiển bằng cả chế độ UART hoặc SPI.
Trong chế độ SPI, ADF7021 đóng vai trò Master đưa clock sang MCU.
Hình 52. Kết nối giữa vi điều khiển và ADF7021 qua giao tiếp SPI
Tín hiệu đọc ghi dữ liệu truyền phát (SPI):
TxRxCLK: dữ liệu từ MCU đến ADF7021 để phát đi
TxRxDATA: dữ liệu thu được từ ADF7021 gửi về MCU
CLKOUT: xung nhịp đồng hồ được chia xuống từ dao động chuẩn.
Được đưa sang MCU, sử dụng như clock cho giao tiếp SPI.
Hình 53. Giản đồ xung ghi dữ liệu
Tín hiệu đọc ghi điều khiển các thanh ghi:
CE: Cho phép chip hoạt động, tích cực mức cao. Khi chân CE mức thấp chip vào chế độ năng lượng thấp và toàn bộ nội dung trong các thanh ghi bị xóa.
SWD: báo hiệu thu được từ đồng bộ (sync word detect)
SLE: cho phép chốt tín hiệu từ thanh ghi dịch vào một trong bốn thanh ghi chốt dữ liệu (load enable)
SREAD: tín hiệu phản hồi điều khiển từ ADF7021 về MCU
SDATA: tín hiệu điều khiển các thanh ghi từ MCU đến ADF7021
SCLK: đầu vào xung nhịp clock. Dữ liệu được chốt vào thanh ghi dịch 32 bit theo sườn lên của chân SCLK.
3.2.4.2 Định dạng khung dữ liệu
Khung dữ liệu hệ thống được thiết kế theo định dạng “AAUSAT3”:
Training SyncWord FSM Length CSP Header Data HMAC 6 Bytes 6 Bytes 1 Bytes 1 Byte 4 Bytes 8/32 Bytes 2 Bytes
Training: Chuỗi bit giúp cân bằng DC cho bộ thu
SyncWord: Từ đồng bộ khung ("OZ3CUB")
FSM: Đánh dấu kích thước khung, 0xA6 với khung ngắn và 0x59 với khung dài.
Packet Length: Chỉ thị độ dài toàn bộ khung
Data: Dữ liệu tọa độ vệ tinh và thời gian
HMAC: Kết quả của thuật toán SHA-1 áp dụng cho khung dữ liệu để kiểm tra tính toàn vẹn và xác thực
3.2.4.3 Giải thuật đề xuất cho máy phát
Hình
Khởi động chế độ Vòng lặp chính
Hình 54. Giải thuật đề xuất cho máy phát ộ phát
Khởi tạo I/O
Khởi động chế độ phát Thiết lập tham số
phát Xử lý tín hiệu GPS
Điều chế và truyền tín hiệu tọa độ Hiển thị trạng thái
máy phát Thiết lập giao tiếp GPS
Thiết lập tham số
Cấu hình tham s
lập bởi các bít trong thanh ghi R1 o VE1: Cho phép VCO ho o VA1, VA2: đi
o VCL1: ch ngoài o VB[1:4]: ch o CP[1:2] : ch o XB[1:2]: ch
35uA o D1: Ch o CL[1:4] : h o R[1:3]: h Nếu không sử dụng b theo công thức:
Nếu sử dụng bộ nhân đôi t công thức:
Trong đó: PFD là tầ qua bộ chia R_Counter).
Thiết lập tốc độ bit (áp d là tần số của xung đ
Trong đó:
o XTAL là t
o DEMOD_CLK_DIVIDE: là h giải điề
o CDR_CLK_DIVIDE: h phục clock và d
Thiết lập độ giãn cách t
Trong chế độ ố phát:
u hình tham số VCO: Các tham số VCO và bộ dao đ i các bít trong thanh ghi R1
VE1: Cho phép VCO hoạt đông VA1, VA2: điều chỉnh tần số VCO
VCL1: chọn sử dụng cuộn cảm tích hợp hoặc cu VB[1:4]: chọn dòng Bias cho VCO từ 0.25mA đến 3.75mA CP[1:2] : chọn dòng cho Charge Pump từ 0.3mA đ
XB[1:2]: chọn dòng bias cho bộ dao động thạch anh 20uA đ D1: Chọn sử dụng bộ nhân đôi tần số dao động thạ
CL[1:4] : hệ số chia của CLOCKOUT R[1:3]: hệ số R_Counter
ng bộ nhân đôi tần số dao động thạch anh thì t
nhân đôi tần số dao động thạch anh thì tần số
ần số của bộ so pha (lấy từ dao động thạch anh sau khi đ bit (áp dụng cho tất cả các sơ đồ điều chế): T
a xung đồng hồ chốt dòng bit từ vi điều khiển vào ADF7021
XTAL là tần số bộ dao động thạch anh hoặc TCXO DEMOD_CLK_DIVIDE: là hệ số chia của xung đ
ều chế.
CDR_CLK_DIVIDE: hệ số chia của xung đồng h c clock và dữ liệu
giãn cách tần số FSK (Deviation Frequency)
4FSK thì 4 kí hiệu (00, 01, 11, 10) được phát đi l
dao động được thiết
c cuộn cảm gắn n 3.75mA 0.3mA đến 2.1mA
ch anh 20uA đến ạch anh
ch anh thì tần số PFD tính
ố PFD tính theo
ch anh sau khi đã ): Tốc độ bit chính n vào ADF7021
c TCXO
a xung đồng hồ vào bộ ng hồ vào bộ khôi
c phát đi lần lượt là
3.2.4.4 Giải thuật đề xuất cho máy thu
Hình
Khởi động cho ch Vòng lặp chính
t cho máy thu
Hình 56. Giải thuật đề xuất cho máy thu chế độ thu:
Khởi tạo I/O Khởi động chế độ thu
Thay đổi tham số
Giải điều chế tín hiệu Xử lý tín hiệu tọa Hiển thị thông tin tọa
Thiết lập tham số thu:
Thiết lập bộ giải điều chế tương quan
Để tối ưu hóa độ nhạy thu, dải thông của bộ tách sóng tương quan được tính như sau:
Trong đó:
o DEMOD CLK: là tần số xung clock đưa vào bộ tách sóng o K: hệ số được xác định theo từng sơ đồ giải điều chế Với 2FSK thì:
Với 3FSK:
Với 4FSK:
Thiết lập bộ lọc trước giải điều chế
Từ tần số cắt cần thiết của bộ lọc ta tính được giá trị thiết lập như sau:
Tần số cắt tính theo dải thông 3dB.
o Với 2FSK tần số cắt = 0.75 x tốc độ bit o Với 3FSK tần số cắt = 1 x tốc độ bit
o Với 4FSK tần số cắt = 1.6 x tốc độ ký hiệu ( = 0.8 x tốc độ bit)