Sử dụng bộ biến đổi A/D 12 bit ICL 7109 trong việc thiết kế

ĐẦU CÂN THỰC TẾ

II) Sử dụng bộ biến đổi A/D 12 bit ICL 7109 trong việc thiết kế

Các đầu cân thực tế được chế tạo với bộ biến đổi A/D 16 bit hoặc cao hơn, khi đó độ chính xác của hệ thống được tăng lên rất nhiều. Tuy nhiên AD loại này rất khó

tìm và giá thành đắt . Ở đây chỉ sử dụng bộ biến đổi AD 12 bit ICL 7109 của hãng Harris - Semi Conductor với các đặc điểm chủ yếu như sau:

- Biến đổi từ Analog sang Digital theo phương pháp tích phân 2 độ dốc với 12 bit nhị phân (ngoài ra còn có các bit chỉ cực tính và quá tầm ).

- Dữ liệu được tổ chức theo byte, ngõ ra 3 trạng thái tương thích với TTL, và chuẩn UART để giao tiếp với vi điều khiển, máy tính ... theo 2 kiểu song song hay nối tiếp.

- Ngõ vào RUN/HOLD và ngõ ra STATUS có thể dùng để giám sát và điều khiển thời gian biến đổi.

- Nhiễu thấp (cỡ 15 V p-p), bộ trôi nhỏ.

- Có thể đạt tới 30 lần biến đổi trong 1 giây.

- Bộ dao động trên Chip có thể hoạt động với thạch anh 3,58 MHz (sẽ cho 7,5 lần biến đổi / 1 sec) hoặc bộ dao động RC sẽ cho tần suất khác.

- Sử dụng AD ký hiệu ICL 7109 CPL có tầm nhiệt độ sử dụng là từ 0-70 độ C.

ICL 7109 có độ chính xác cao, tiêu thụ công suất thấp và dễ dàng giao tiếp tới bộ xử lý. Nếu sử dụng giao tiếp song song trực tiếp thì dữ liệu ngõ ra được truy suất thông qua việc điều khiển các ngõ vào cho phép byte thấp, byte cao và chân chọn Chip. Chế độ bắt tay UART còn được cung cấp cho phép ICL 7109 làm việc theo tiêu chuẩn công nghiệp UART trong việc truyền dữ liệu nối tiếp.

Các thông số điện áp tối đa:

+ Điện áp dương cung cấp + 6V (so với GND).

+ Điệp áp dương cung cấp - 9V (so với GND).

+ Điện áp Analog ngõ vào V+ tới V-.

+ Điện áp tham khảo ngõ vào V+ tới V-.

a) Mô tả chức năng các chân và sử dụng trong việc thiết kế mạch :

1)GND : Được nối đất.

2)STATUS: Ngõ ra này sẽ ở mức cao trong suốt quá trình integrate và de- integrate cho tới khi dữ liệu được chốt. STATUS sẽ ở mức thấp khi đang ở pha Auto- Zero.

Do sử dụng 2 phương pháp điều khiển bộ biến đổi AD là dùng cho máy tính và vi xử lý, nên chân STATUS này được nối vào 1 Port bit của IC 8255 để đọc dữ liệu về máy tính hoặc được nối vào 1 Port bit của vi xử ly1AT 89C51 (ở đây là P3.2) . Việc kết nối này nhằm mục đích để cho vi xử lý hoặc maý tính biết khi nào chân này xuống mức thấp mới đọc dữ liệu về hòng tránh sai sót.

3)POL: Bit chỉ cực tính, nếu ở mức cao cho biết ngõ vào là điện áp dương . Trong các ứng dụng đơn giản có thể không điều khiển chân này.

4)OR: Bit chỉ quá tầm, sẽ ở mức cao nếu ngõ vào vượt quá giới hạn cho phép . Có thể không điều khiển chân này.

5-16) B12-B1: Ngõ ra trong 3 trạng thái là các bit dữ liệu tương ứng. Các bit này được nối đến các đường dữ liệu của máy tính và vi xử lý và được đọc vào 2 lần.

17) TEST: Ngõ vào, khi ở mức cao ADC sẽ hoạt động bình thường. Nếu ở mức thấp thì tất cả các bit dữ liệu ngõ ra sẽ ở mức cao. Ngõ vào này chỉ dùng cho mục đích kiểm tra, ở đây chân này được nối lên +5V.

18) LBEN: (Low Byte Enable) Ở chế độ giao tiếp song song trực tiếp (MODE = 0 và CE / LOAD = 0), để chân này ở mức thấp sẽ cho phép truy suất byte ở mức thấp B1 – B8. Ở chế độ truyền nối tiếp (MODE = 1) chân này hoạt động như là cờ báo byte thấp. Trong mạch thiết kế, chân này được nối vào 1 Port bit để điều khiển việc đọc byte thấp về máy tính hay vi xử lý.

19 ) HBEN (High Byte Enable) : Ở chế độ trực tiếp (MODE = 0 và CE / LOAD = 0) thì chân này là ngõ vào, khi ở mức tích cực sẽ cho phép truy suất byte cao bao gồm B9-B12, POL, OR. Nếu MODE = 1, chân này được sử dụng như là cờ báo byte cao trong việc truyền nối tiếp. Khi thiết kế chân này được dùng để điều khiển việc đọc các bit B9-B12, POL, OR về để xử lý.

20) CE/LOAD :(Chip Enable Load)Khi MODE=0,CE/LOAD ở mức tích cực sẽ cho phép xuất ngô ra. nếu ở mức cao từ B1-B12, POL, OR sẽ không được phép. trong chế độ bắt tay chân này là ngõ ra strobe.

Trong hai mạch chân này được nối mass để ngõ ra luôn được phép. Lúc cần nhận data thì chỉ việc xuất LBEN = 0 để lấy byte thấp và HBEN = 0 để lấy byte cao.

21) MODE : Ngõ vào, khi ở mức thấp ADC sẽ hoạt động ở chế độ truy xuất trực tiếp, nếu ở mức cao thì ADC ở chế độ tắt tay. Trong thiết kế, chân này được nối mass để giao tiếp song song với máy tính hay vi xử lý.

22) OSC IN : Ngõ vào bộ dao động.

23)OSC OUT : Ngõ ra của bộ dao dộng.

Hai chân này đã được nối đến bộ dao động thạch anh 3,58MHz.

24)OSC SEL : Dùng để lựa chọn cấu hình cho bộ dao động. Nếu ngõ vào này ở mức cao, dao động RC được lựa chọn, xung clock sẽ cùng pha và chu kỳ nhiệm vụ như BUF OSC OUT. Nếu ngõ vào ở mức độ thấp, bộ dao động thạch anh nối ở OSC IN, OSC OUT sẽ được chọn lựa. Khi đó tần số xung clock sẽ là 1/58 tần số của BUF OSC OUT.

Do trong mạch sử dụng dao động thạch anh nên chân này được nối mass.

25)BUF OSC OUT:Ngõ ra bộ đệm dao động.Trong mạch không sử dụng nên chân này được để trống .

26)RUN/HOLD : Nếu ngõ vào này ở mức cao, việc chuyển đổi liên tục được thực hiện sau mỗi 8192 xung Clock. Nếu ở mức thấp việc chuyển đổi sẽ dừng trong chu

kỳ Auto Zero 7 xung Clock trước khi quá trình tích phân kế tiếp xảy ra.Ở đây chân này được nối vào một Port bit để khi cần điều khiển việc đọc AD thì chỉ việc xuất ra mức cao ở chân này.Thực hiện như vậy thì AD chỉ biến đổi được 7,5 lần trong một giây ,tuy nhiên trong hệ thống cân thì tốc độ biến đổi như thế là có thể chấp nhận được.

27)SEND:Ngõ vào, được dùng trong chế độ bắt tay để chỉ khả năng của thiết bị bên ngoài nhận dữ liệu.Ở đây do không sử dụng chế độ này nên được nối lên +5 Volt.

28)V- :Nguồn âm cho ICL7109, thường là –5V so với mass.

29)REF OUT: Ngõ ra điện áp tham khảo, thường là nhỏ hơn so với V+ là 2,8 Volt.Ở đây không sử dụng chân này mà dùng nguồn điện áp tham khảo là từ bên ngoài.

30)BUFFER: Ngõ ra bộ khuếch đại đệm.Trong thiết kế, chân này để trống.

31)AUTO _ZERO: Được nối đến tụ CAZ

32)INTEGRATOR: Ngõ ra bộ tích phân, được nối đến tụ CINT.

33)COMMON: Chân chung của tín hiệu tương tự, chân này cũng được nối mass.

34)INPUT LO: Cực âm của điện áp vào vi sai 35)INPUT HI: Cực dương của điện áp vào vi sai.

Cực âm và dương của tín hiệu vào được nối đến các chân INPUT LO và INPUT HI tương ứng.

36)REF IN+: Ngõ vào dương của điện áp tham khảo.

37)REF CAP+: Cực dương của tụ tham khảo được nối đến chân này.

38)REF CAP-: Cực âm của tụ tham khảo được nối vào đây.

39)REF IN- : Ngõ vào âm của điện áp tham khảo.Cực âm của điện áp tham khảo được nối đến đây.

40)V+: Nguồn cung cấp dương cho ICL 7109 thường là +5V so với mass.

b) Tóm tắt những thông số thiết kế:

+ Tần số dao động fOSC =3,58MHz (dùng dao động thạch anh).

Chu kỳ dao động tOX = = 0,2793(s) 1 3,58MHz

 Tần số xung Clock trong qúa trình lấy tích phân :

f clock= = = 61,724,14(Hz)

suy ra t clock = = 16,2(s).

 Chu kỳ lấy tích phân :

tINT = 2048 x t clock = 2048 x 16,2(s) = 33,1776(ms).

 Điện áp analog ngõ vào toàn tầm :

VINFS = 2V. (điển hình); ở đây dùng áp vào toàn tầm là 4,096 Volt.

 Điện trở của bộ tích phân : RINT = = = 204,8(K)

với IINT=20(A).

Trong mạch sử dụng điện trở 220K.

 Tụ điện của bộ tích phân :

CINT = = 0,33(F) nếu VINT =2V.

 Giá trị AD đọc được là : 2048 . .

 Chu kỳ chuyển đổi : tcyc = tclock x 8192 = 33,1776(ms) x 8192 = 133ms

Số lần chuyển đổi trong 1 giây là : = 7,52 lần.

fosc

58

3,58MHz 58 1

f clock

cvvccclo

VINFS

IINT

4,096(Volt) 20A

tINT . IINT

VINT

VIN

VRFF

1000 133

c) Quá trình biến đổi AD :

Một chu kỳ biến đổi AD của ILC 7109 được chia làm 3 pha :

Autozero : Trong giai đoạn này có ba sự kiện xảy ra : Đầu tiên các ngõ vào INLO và INHI không được nối đến tín hiệu bên ngoài mà nối tắt đến chân COMMON. Kế đến tụ điện tham khảo được nạp đến điện áp tham khảo. Cuối cùng dòng hồi tiếp được nối vòng qua hệ thống để nạp tụ CAZ nhằm bù với điện áp lệch trong bộ khuyếch đại đệm, bộ tích phân và bộ so sánh. nhiễu vốn có của hệ thống sẽ quyết định độ chính xác của pha này, tuy nhiên độ lệch ngõ vào luôn nhỏ hơn 10V.

Signal integrate : Trong giai đoạn lấy tích phân tín hiệu này các ngõ vào INLO và INHI được nối đế tín hiệu bên ngoài cần biến đổi, vòng hồi tiếp được hở ra và không còn nối tắt bên trong. Khi đó bộ biến đổi sẽ lấy tích phân điện áp vi sai giữa INHI và INLO trong một khoảng thời gian cố định là 2048 xung clock. Điện áp vi sai này phải nằm trong tầm ngõ vào. Ở cuối pha này cực tín của tín hiệu lấy tích phân được xác định.

De – Integrate : Pha cuối cùng là lấy lại tích phân hay lấy tích phân điện áp chuẩn.

INLO được nối đến COMMON và INHI được nối đến tụ tham khảo đã nạp điện áp tham khảo trước đó.Mạch điện trong chip đảm bảo tụ điện được nối đến đúng cực tính sao cho ngõ ra của bộ tích phân trả về mức Zero (đã được thiết lập trong phase Auto – Zero) với một độ dốc cố định. Thời gian cần thiết để ngõ ra này trở về zero thì bằng và tỷ lệ với tín hiệu điện áp vào.

Giản đồ thời gian chuyển đổi( chân RUN/HOLD ở mức cao) như sau:

Tổng cộng thời gian chuyển đổi là 8192x tclock ( nếu RUN/HOLD luôn ở mức cao).

Lựa chọn giá trị cho các linh kiện và điện áp :

1) Điện trở tích phân - RINT : Điện trở tích phân phải có giá trị đủ nhỏ để tránh sự rò rỉ không mong muốn nhưng cũng phải đủ lớn để giữ cho dòng ngõ ra còn trong vùng tuyến tính. Giá trị tối ưu cho 4,096V toàn phần là 200K và 20K nếu toàn tầm là 409,6mV. Với giá trị điện áp toàn tầm khác thì điện trở tích phân được tính theo công thức sau :

RINT = (K)

2) Tụ tích phân - CINT : Tụ điện tích phân được chọn sao cho biên độ áp ra cực đại của bộ tích phân không bị bão hòa. Với 7,5 lần biến đổi trong 1 giây( tần số xung clock là 61,72KHz) thì tụ CINT và CAZ nên chọn là 0,15F và 0,33F tương ứng.

Nếu sử dụng tần số xung clock khác thì giá trị tụ CINT được chọn như sau:

CINT =

Điện áp toàn tầm 6V 20A

(2048 x chu kỳ xung clock) x 20A Biên độ( đỉnh – đỉnh) áp ra bộ tíchphân

3) Tụ Auto – Zero CAZ : Tụ Auto – Zero có ảnh hưởng đến nhiễu của hệ thống.

Kích cỡ càng nhỏ và điện dung càng lớn thì sẽ làm giảm nhiễu của toàn bộ hệ thống. nếu điện áp toàn tầm là 409,6mV thì nhiễu rất quan trọng khi đó tụ CAZ được chọn gấp 2 lần tụ CINT là tối ưu. Nếu điện áp toàn tầm là 4,096V thì sự hồi phục quan trọng hơn nhiễu, khi đó chọn tụ CAZ bằng một nửa so với tụ CINT.

4)Tụ tham khảo : Giá trị là 1F cho hầu hết các ứng dụng.

5) Điện áp tham khảo : Tín hiệu analog vào VIN = 2 x VRef sẽ cho ngõ ra 1 giá trị đầy thang là 4096. Thường với điện áp chuẩn là 2,048 Volt nên dùng cho điện áp toàn tầm là 4,096 Volt và 204,8mV nếu điện áp toàn tầm là 0,4096Volt. Tuy nhiên trong nhiều ứng dụng sử dụng AD để đọc giá trị từ cảm biến sẽ có một hệ số tỷ lệ khác ngoài hệ số giữa điện áp đo và giá trị số biến đổi được. Ví dụ trong hệ thống cân người thiết kế muốn có điền áp toàn tầm khi đọc vào từ cảm biến là 0,682Volt.

Thay vì lái ngõ vào xuống còn 409,6mV, ngõ vào có thể đo được trực tiếp và khi đó điện áp chuẩn phải dùng là 0,341Volt. Giá trị điện trở và tụ tích phân được chọn là 33K và 0,15pF. Điều này sẽ tránh thực hiện một mạch chia ở ngõ vào. Một ứng dụng khác của hệ thống này là việc đọc điểm zero cho non-zero input. Ví dụ độ trôi nhiệt độ hay đọc trọng lượng bì được trừ ra khi cân. Độ trôi điện áp đó có thể được đưa vào bằng cách nối điện áp ra của cảm biến giữa common và analog high và điện áp offset giữa common và analog low, chú ý kỹ cực tính. Tuy nhiên trong hệ thống xử lý sử dụng ICL 7109, thực hiện chia tỷ lệ hay trừ bì sử dụng phần mềm sẽ hiệu quả hơn.

Sự ổn định của nguồn cung cấp điện áp tham khảo là một phần quan trọng trong độ chính xác của toàn bộ hệ thống biến đổi. Độ phân giải của ICL 7109 là 1/4096 hay 244ppm. Vì vậy nếu nguồn tham khảo có hệ số nhiệt là 80ppm/C, sự sai lệch 3 độ C sẽ gây ra sai số1 bit. Vì vậy nguồn chuẩn cần phải không bị ảnh hưởng bởi nhiệt độ môi trường xung quanh.

Ngoài ra ICL 7109 còn cung cấp chân REFERENCE OUTPUT(chân 29), có thể dùng với điện trở để phân chia điện áp cho thích hợp. Khi đó REF OUT(chân 29), được nối lên REF – (chân 39) và REF + được nối cầu phân áp giữa REF OUT và V+.

Chú ý rằng chân 29 và chân 39 được nối chung với nhau, có thể chân 39 và 40 bị

ngắn mạch ngẫu nhiên, khi đó dòng điện từ nguồn tham khảo có thể làm phá hỏng thiết bị. Điều này có thể tránh bằng mắc thêm một điện trở mắc nối tiếp vào chân 39.

Các thời gian cần thiết trong chế độ giao tiếp trực tiếp:

Giản đồ thời gian khi sử dụng ICL7109 trong chế độ trực tiếp :

Có nhiều cách kết nối các đường tín hiệu CE/LOAD, HBEN, LBEN để điều khiển khác nhau, ngoài ra có thể kết nối nhiều AD ICL 7109 với cùng một bộ xử lý để Mô tả Ký hiệu Min Điển hình Max Đơn vị Độ rộng byte tBEA 350 220  ns Thời gian truy cập

dữ liệu từ khi Byte Enable

tDAB

 210

350 ns Thời gian giữ data

từ khi Byte Enable

tDHB  150 300 ns Độ rộng tín hiệu

chọn Chip

tCEA 400 260  ns Thời gian truy cập

dữ liệu từ khi Chip Enable

tDAC



260

400 ns Thời gian giữ dữ

liệu từ khi Chip Enable

tDHC



240 400 ns

chuyển đổi ở nhiều kênh riêng biệt. Các cách kết nối và thông tin chi tiết hơn có thể tìm thấy ở CD ROM Harris – Semiconductor hoặc các website www. Harris. com hay http: // maxim – ic. com.