Chương IV. Phối ghép vi xử lý với bộ nhớ và các thiết bị vào/ra
IV.4 Giới thiệu một số vi mạch hỗ trợ vào ra
IV.4.1 Ghép nối song song dùng 8255A
Vi mạch 8255A là thiết bị giao tiếp ngoại vi lập trình được (Programmable Peripheral Interface-PPI) dùng cho hệ thống máy tính Intel. Thiết bị có thể được lập trình mà không cần thiết bị logic ngoài để giao tiếp với thiết bị ngoại vi. Dưới đây là sơ đồ khối Hình IV-19.
Các tín hiệu của 8255A có ý nghĩa như sau :
CS: Chọn chíp (mức thấp) PA7-PA0: Cổng A RD: Đọc (mức thấp) PB7-PB0: Cổng B WR: Ghi (mức thấp) PC7-PC0: Cổng C A0A1: Chọn cổng D7-D0: Dữ liệu
Vi mạch 8255A cung cấp 3 cổng vào/ra A,B, và C có độ rộng 8 bít, chia làm 2 nhóm A, B. Các cổng này có thể được lập trình để làm việc trong ba chế độ:
a) Chế độ 0: Vào/ra cơ sở:
Hình IV-19. Sơ đồ khối 8255A
Đệm dữ liệu
Lô-gíc điều khiển ghi/đọc
Điều khiển nhóm A
Điều khiển nhóm B
Nhóm A Cổng A
(8)
Nhóm A Cổng C
(4)
Nhóm B Cổng C
(4)
Nhóm B Cổng B
(8)
Chương IV.Phối ghép vi xử lý với bộ nhớ và các thiết bị vào/ra
Chế độ này cung cấp thao tác vào/ra đơn giản cho từng cổng, trên các cổng không có tín hiệu kết nối. Các cổng A, B và C có thể được chia thành 2 cổng 8 bít (A,B) và 2 cổng 4 bít (C thấp PC0-PC3, C cao PC4-PC7). Bất kỳ cổng nào có thể dùng làm cổng vào/ra.
b) Chế độ 1: Vào/ra thăm dò
Chế độ này chỉ được cung cấp trên hai cổng A,B, mỗi cổng có kênh dữ liệu là 8 bít và 4 tín hiệu điều khiển lấy từ cổng C. Dữ liệu trên kênh có thể là vào hay ra. Các nhóm tín hiệu điều khiển vào/ra như sau:
Đầu vào Đầu ra
STB: Kiểm tra đầu vào (mức thấp) IBF: Dữ liệu sẵn sàng (mức cao) INTR: Báo ngắt CPU (mức cao)
OBF: Dữ liệu ra sẵn sàng (mức thấp) ACK: Nhận xong dữ liệu (mức thấp) INTR: Báo ngắt CPU (mức cao)
Các tín hiệu điều khiển của hai cổng A và B lấy từ cổng C như sau:
Hình IV-21. Ghép nối các tín hiệu điều khiển ở chế độ 1 Hình IV-20. Các chế độ 0
Buýt địa chỉ Buýt điều khiển
Buýt dữ liệu
Chương IV.Phối ghép vi xử lý với bộ nhớ và các thiết bị vào/ra
-85-
Các tín hiệu điều khiển ra này biến đổi như hình vẽ dưới đây
Với cổng A các tín hiệu điều khiển hoạt động như sau:
OBFA (Đệm ra của PA đầy). Tín hiệu báo cho thiết bị ngoại vi biết CPU đã ghi dữ liệu vào cổng để chuẩn bị đưa ra. Tín hiệu này thường được nối với STB của thiết bị nhận.
ACKA (Trả lời đã nhận được dữ liệu). Đây là tín hiệu của thiết bị ngoại vi cho biết là nó đã nhận được dữ liệu từ PA của 8255A.
INTRA (Yêu cầu ngắt từ PA). Đây là kết quả thu được từ quan hệ giữa các tín hiệu khác của 8255A trong quá trình đối thoại với thiết bị ngoại vi, nó được dùng để phản ảnh yêu cầu ngắt của PA tới CPU (xem biểu đồ quan hệ giữa các tín hiệu trong hình 5.38).
INTEA là tín hiệu của một mạch lật bên trong 8255A để cho phép/cấm yêu cầu ngắt INTRA của PA. INTEA được lập/xoá thông qua bit PC6 của PC.
Các tín hiệu điều khiển vào thay đổi như hình vẽ dưới đây
Hình IV-23. Biểu đồ thời gian tín hiệu vào Hình IV-22. Biểu đồ thời gian tín hiệu ra
Chương IV.Phối ghép vi xử lý với bộ nhớ và các thiết bị vào/ra
STB (Cho phép chốt dữ liệu): Khi dữ liệu đã sẵn sàng để được đọc vào bằng PA, thiết bị ngoại vi phải dùng STB để báo cho 8255A biết để chốt dữ liệu.
IBF (Đệm vào đầy): Sau khi 8255A chốt được dữ liệu do thiết bị ngoại vi đưa đến nó đưa ra tín hiệu IBF để báo cho thiết bị ngoại vi biết là đã chốt xong.
INTR : Tín hiệu để báo cho CPU biết là đã có dữ liệu sẵn sàng để đọc từ PA. Đây là kết quả thu được từ quan hệ giữa các tín hiệu khác của 8255A trong quá trình đối thoại với thiết bị ngoại vi
c) Chế độ 2: Vào/ra hai chiều
Chế độ này chỉ áp dụng được cho cổng A và tất cả các tín hiệu của cổng C được dùng làm tín hiệu kết nối như trong Hình IV-24. Các tín hiệu kết nối biến đổi tuỳ thuộc theo dữ liệu được gửi ra hay đọc về từ cổng A.
IV.4.1.2 Lập trình 8255A
Các thanh ghi của 8255A được xác định qua tính hiệu địa chỉ A0A1 như sau
A1 A0 Thanh ghi
x x Không sử dụng
0 0 Cổng A (PA)
0 1 Cổng B (PB)
1 0 Cổng C (PC)
1 1 Điều khiển
Ý nghĩa các bít của thanh ghi điều khiển chế độ hoạt động như trong Hình IV-25. Chú ý khi này bít có nghĩa lớn nhất của thanh ghi điều khiển nhận giá trị 1. Thanh ghi này cũng được dùng để xác lập trạng thái của các tín hiệu điều khiển trên cổng C khi 8255A hoạt động ở chế độ 1 hoặc 2.
Hình IV-24. Các tín hiệu kết nối hai chiều và biểu đồ thời gian
Chương IV.Phối ghép vi xử lý với bộ nhớ và các thiết bị vào/ra